Download UNIVERSIDAD ABIERTA INTERAMERICANA FACULTAD DE

UNIVERSIDAD ABIERTA INTERAMERICANA
FACULTAD DE TECNOLOGÍA INFORMÁTICA
Electromagnetismo en Estado Sólido II
Alumno: Rojas Víctor
Turno: Noche
Sede: Lomas
Año: 2009
Ejercicio 1
Analizar los símbolos utilizados para BJT y FET. ¿Qué indica cada elemento de los
mismos?
BJT
Cada semiconductor cumple una función distinta. El emisor está muy
fuertemente dopado, sus propiedades eléctricas se acercan a las de un metal y su
función, es emitir portadores hacia el siguiente, llamado base, que está apenas dopado y
que es de pequeño espesor. El otro extremo, donde llegan casi todos los portadores
emitidos, recibe el nombre de colector. Los tres semiconductores están conectados al
circuito exterior.
FET
Los contactos se llaman SOURCE, GATE, DRAIN. Su nombre proviene del
hecho de que la corriente a través del dispositivo, es controlada por un campo eléctrico
asociado a un voltaje aplicado al contacto de entrada. La segunda denominación alude a
que los portadores de corriente son de un solo signo, electrones o huecos según el caso.
Ejercicio 2
¿Podría considerarse a un BJT cómo dos diodos conectados en oposición, con una
tercera conexión entre ambos?
¿Cuál es la diferencia de comportamiento?
¿A qué se debe?
La estructura es similar pero el comportamiento difiere. La base posee un bajo dopaje y
es muy angosta, al presentarse una corriente la recombinación dada en la base es muy
baja y los portadores que llegaron a la base se ven atraídos por la segunda fuente.
Ejercicio 3
Señale diferencias y semejanzas estructurales entre BJT y FET.
Hay transistores de distintos tipos. El más antiguo, es el denominado transistor bipolar o
de unión o juntura. Estos nombres hacen referencia, por un lado a que los portadores de
corrientes son tanto positivos como negativos, y por otro a que están basados en la
combinación de unión p-n. Su estructura3 básica es muy simple pues está formado por
dos uniones muy próximas, o sea por un “sandwich” n-p-n o p-n-p, donde la zona
central es de un espesor muy pequeño. El dispositivo se fabrica a partir de un
monocristal en el que se crean los semiconductores extrínsecos correspondientes por
procedimientos similares a los vistos en los diodos.
Ejercicio 16
Explique en qué consiste la tecnología CMOS y cuáles son sus principales ventajas.
CMOS (del inglés Complementary Metal Oxide Semiconductor, "Metal Óxido
Semiconductor Complementario") es una de las familias lógicas empleadas en la
fabricación de circuitos integrados (chips). Su principal característica consiste en la
utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal
forma que, en estado de reposo, el consumo de energía es únicamente el debido a las
corrientes parásitas.
En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la
tecnología CMOS. Esto incluye microprocesadores, memorias, DSPs y muchos otros
tipos de chips digitales.
Ventajas e inconvenientes
es una red que la hacen superior a otras en la fabricación de circuitos integrados
digitales:
•
El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de
los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo
experimentará corrientes parásitas. Esto es debido a que en ninguno de los dos estados
lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra, o
lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS básico se
encuentra en la región de corte en estado estacionario.
•
Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a
ruido o degradación de señal debido a la impedancia del metal de interconexión.
•
Los circuitos CMOS son sencillos de diseñar.
•
La tecnología de fabricación está muy desarrollada, y es posible conseguir
densidades de integración muy altas a un precio mucho menor que otras tecnologías
Algunos de los inconvenientes son los siguientes:
•
Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que
estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los
circuitos CMOS es comparativamente menor que la de otras familias lógicas.
•
Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la
estructura CMOS que entra en conducción cuando la salida supera la alimentación. Esto
se produce con relativa facilidad debido a la componente inductiva de la red de
alimentación de los circuitos integrados. El latch-up produce un camino de baja
resistencia a la corriente de alimentación que acarrea la destrucción del dispositivo.
Siguiendo las técnicas de diseño adecuadas este riesgo es prácticamente nulo.
Generalmente es suficiente con espaciar contactos de sustrato y pozos de difusión con
suficiente regularidad, para asegurarse de que está sólidamente conectado a masa o
alimentación.