Download TEMA 5. MICROELECTRÓNICA ANALÓGICA INTEGRADA

TEMA 5. MICROELECTRÓNICA ANALÓGICA INTEGRADA
5.1. Resistencias activas
En el capítulo tercero se puso de manifiesto la dificultad que conlleva la
realización de resistencias pasivas de elevado valor con tecnología CMOS, debido
básicamente a los inconvenientes que planteaba su implementación: áreas de gran
tamaño debido al reducido valor de la R , tolerancia y una elevada dependencia con la
temperatura.
Existen métodos alternativos que permiten obtener resistencias de valor elevado
en superficies relativamente pequeñas. Entre estos métodos se destacan dos:
• Mediante capacidades conmutadas.
• Mediante dispositivos activos (TRT´s).
En estas notas únicamente se estudiarán las resistencias realizadas a partir de
TRT’s MOS. La implementación de resistencias mediante dispositivos activos se basa
en aprovechar el propio comportamiento del dispositivo para emular la curva I-V de una
resistencia. Si bien los resultados en cuanto a área son buenos, el inconveniente
principal se debe a la no linealidad de la estructura que se manifiesta cuando los valores
de corriente y tensión se alejan del punto de trabajo para el cual fue diseñada.
La figura 5.1 muestra dos configuraciones elementales de resistencias activas
implementadas con un par de TRT´s MOS de canal N y P. Ambas resistencias se
obtienen cortocircuitando la puerta y el drenador del dispositivo.
+
+
I
I
V
V
-
-
Fig. 5.1. Resistencias activas con MOS.
Nótese que en ambos casos los transistores pueden trabajar únicamente en dos
zonas de funcionamiento: corte o saturación, pero nunca en zona lineal. Ello se debe a
que la tensión VDS es igual a VGS, satisfaciéndose en todo momento la desigualdad
VDS > VGS − VT (se sobreentiende que IDS es diferente de cero y que el TRT no está en
corte). Así, el comportamiento en gran señal de la resistencia activa puede obtenerse
sustituyendo VGS por VDS en la ecuación de la corriente drenador-surtidor en zona de
saturación. La figura 5.2 muestra esta característica de forma gráfica. Como puede
observarse la relación V-I es no lineal, si bien en régimen de pequeña señal su
comportamiento puede considerarse en buena aproximación como lineal.
5-1
I
+
I
IQ IQ
V
R
-
VQ
V
VQ
Fig. 5.2. Característica I-V de una resistencia activa.
Normalmente las resistencias activas suelen emplearse en aplicaciones donde
únicamente aparecen señales continuas o bien aplicaciones en las cuales aparecen tanto
señales continuas como alternas, en cuyo caso el análisis se realiza considerando ambas
señales por separado. Estas situaciones dan lugar a dos definiciones distintas para las
resistencias: resistencias DC (RDC) y resistencias AC (RAC).
R DC =
R AC =
VQ
(5.1.a)
IQ
∆V
∆I
≅
VQ , I Q
∂V
∂I
(5.1.b)
VQ , I Q
Las resistencias DC se emplean para crear una caída de tensión constante a partir
de una corriente continua, mientras que las resistencias AC proporcionan una caída de
tensión AC a partir de una corriente AC. Debido a la no linealidad de la característica IV, el valor de RAC es función de punto de polarización o trabajo del dispositivo activo
(VQ,IQ).
Para determinar el valor de RAC bastará con particularizar VGS = VDS =V e IDS = I
y posteriormente encontrar la derivada parcial de I con respecto a V:
K W
∂I K N W
2
=
⋅ ⋅ 2[(V − VTN )] (1 + λV ) + N ⋅ ⋅ [(V − VTN )] λ
∂V
2 L
2 L
(5.2.1)
Teniendo en cuenta la definición de los parámetros de pequeña señal del
transistor, gm y gds, la expresión (5.2.1) se reduce a:
∂I
= g m + g ds
∂V
(5.2.2)
y en consecuencia:
R AC =
∂V
∂I
=
VQ , I Q
1
// rds
gm
(5.2.3)
Nótese que este resultado puede obtenerse de forma alternativa sustituyendo el
TRT por su modelo en pequeña señal y calculando el valor de la resistencia de salida
vista desde sus terminales, figura 5.3. La demostración es sencilla. Téngase en cuenta
que VGS = VDS =V y consideremos que no hay efecto body en el TRT. Linealizando la
expresión de la corriente drenador-surtidor obtenemos:
5-2
I ≅ IQ +
∂I
(V − VQ ) = I Q + ∂I v
∂V
∂V
(5.2.4)
despejando de esta ecuación determinamos la relación entre la resistencia de salida del
modelo en pequeña señal, relación v/i, y la derivada parcial de V con respecto a I:
R out =
v
v
∂V
=
=
= R AC
i I − IQ
∂I
(5.2.5)
I
I
+
gm v
V
r ds
-
0
VT
V
2KW
1
I Q , g ds = λI DSQ ; rds =
L
g ds
Ejemplo 5.1. Determine la relación de aspecto W/L de los TRT´s M1
y M2 para que la tensión de salida Vo = 1V.
Fig. 5.3. Modelo en pequeña señal g m ≅
VDD = 5V, VSS = −5V, VTN = 1V, VTP = −1V, K N = 2.4x10 −5 A / V 2
K P = 0.8x10 −5 A / V 2 , I = 50 µA , Wmin = L min = 2λ
VDD
M2
VO
M1
VSS
Solución: Este es un ejemplo típico donde se utilizan dos resistencias
DC como divisor resistivo con objeto de obtener una tensión continúa.
Como es lógico, la corriente que circula a través de ambos transistores
es idéntica. En consecuencia:
KN  W 
K W
2
2
⋅   ⋅ [(VGS1 − VTN )] = P ⋅   ⋅ [(VGS 2 − VTN )]
2  L 2
2  L 1
con VGS1 = 1 − (−5) = 6V, VGS2 = 1 − 5 = −4V
I=
2I
2I
W
W
= 0.15,   =
= 1.18
  =
2
2
 L  1 K N (VGS1 − VTN )
 L  2 K P (VGS2 − VTN )
5-3
W1 = Wmin = 2λ
W2 = 3λ
L 1 = 13λ
L 2 = L min = 2λ
Area = 2λ * 13λ + 2λ * 3λ = 32λ2
La relación de aspecto que permite obtener dispositivos de área mínima
corresponde a W=Wmin, L=Lmin. A medida que esta relación se aleja de su valor óptimo
el diseño resulta menos atractivo en cuanto a área y, en consecuencia, en cuanto a
velocidad, debido a que las capacidades parásitas toman mayor relevancia.
Como puede observarse en el ejemplo anterior, la tensión VGS1 aumenta a
medida que Vo crece. Ello provoca que la relación (W/L)1 tome valores inferiores a la
unidad, que es el óptimo en este caso, y suponga la utilización de una longitud de canal
superior a la mínima. Este inconveniente puede solventarse de dos maneras:
• Aumentando la corriente I, lo que supone un aumento considerable de la
potencia consumida por la estructura.
• Emplear un número superior de TRT, lo que permite reducir el valor de la
corriente I y el área total ocupada.
Ejemplo 5.2. Determine la relación de aspecto de cada uno de los
TRT´s que forman el divisor resistivo de las figuras a) y b) así como
el área ocupada por toda la estructura.
VDD
VDD
M1
M1
VO
VO
M2
M2
M3
VSS
VSS
a)
b)
Datos:
VDD = 5V, VSS = −5V, VTN = 1V, K N = 2.4 x10 −5 A / V 2 , I = 50µA
L min = 2λ, Wmin = 2λ, VOUT = 1.5V
Solución. Procediendo de forma análoga al ejemplo anterior, para el
divisor de la figura a) se obtiene:
2I
2 * 50e − 6
W
=
= 0.666
  =
2
2
2.4e − 5(3.5 − 1)
 L 1 K N (VGS1 − VTN )
2I
2 * 50e − 6
W
=
= 0.13
  =
2
2
2.4e − 5(6.5 − 1)
 L  2 K N (VGS1 − VTN )
Considerando Wminima=Lmin se tendrá que:
W1 = 2λ, L 1 = 2λ y W2 = 2λ, L 2 = 15λ .
5-4
Considerando el producto W.L como el área que ocupa un TRT se
tiene:
Area = 2λ ⋅ 2λ + 2λ ⋅ 15λ = 34λ2
Procediendo de igual modo al apartado a) y considerando M2 y M3
exactamente iguales (VGS2 = VGS3 = (Vout − VSS ) 2) :
2I
2 * 50e − 6
W
= 0.666
=
  =
2
2
2.4e − 5(3.5 − 1)
 L 1 K N (VGS1 − VTN )
2I
2 * 50e − 6
W
W
= 0.82
=
  =  =
2
2
2.4e − 5(6.5 / 2 − 1)
 L  2  L  3 K N (VGS1 − VTN )
W1 = 2λ, L 1 = 2λ , W2 = 2λ L 2 = 2λ, W3 = 2λ, L 3 = 2λ
Area = 2λ ⋅ 2λ + 2(2λ ⋅ 2λ ) = 12λ2
Podemos concluir que la configuración b) es mejor bajo un punto de
vista de área ya que las relaciones de aspecto de los TRT´s que la
componen es más cercana a la unidad (relación óptima en este caso).
Las configuraciones anteriores son válidas cuando se utilizan como resistencias
DC o bien como resistencias AC, siempre y cuando exista alguna componente continua
que polarice convenientemente el TRT. En caso contrario el dispositivo entraría en
corte y la resistencia tomaría un valor tendiente a infinito. En aquellos casos donde no
existe componente continua la implementación de la resistencia AC puede llevarse a
cabo empleando un TRT MOS trabajando en zona lineal. La figura 5.4 muestra la curva
IDS-VDS para distintos valores de VGS. Como puede observase las curvas son bastante
lineales para VDS pequeñas, lo que permite utilizar en este entorno el dispositivo como
una resistencia AC cuyo valor será:
R AC =
∂I DS
1
1
=
/ ∂VDS (KW / L )(VGS − VT − VDS )
(5.3)
Expresión que puede aproximarse por (VDS ≈0):
R AC ≅
1
1
=
∂I DS / ∂VDS (KW / L )(VGS − VT )
(5.4)
ID
VGS
VT
SUSTRATO
C
A
VGS = V T
VDS
B
Fig. 5.4 Resistencia AC con transistor MOS en zona lineal.
Ejemplo 5.3. Determinar la relación de aspecto del TRT de la figura
5.4 para implementar una resistencia de valor 2000Ω.
5-5
Datos:
VBS = −5V, VGS = 6.19V, VTNO = 0.75V, K N = 2.4x10 −6 A / V 2
γ N = 0.8V 1 / 2 , φ = 0.6V
Solución: Sustituyendo datos se obtiene el valor de VTN:
VTN = VTO + γ
(
)
φ − VBS − φ =2.023 V
y por tanto despejando de la expresión 5.4 se determina la relación de
aspecto:
W
 =5
L
De un análisis más riguroso de la expresión 5.3 se desprende que la falta de
linealidad de la resistencia AC se debe a la propia VDS y la aparición de efecto “body”
para valores negativos (que cambiará el valor de VT), lo que limita su validez para
valores muy pequeños de VDS.
La configuración mostrada en la figura 5.5 permite eliminar la influencia de VDS
sobre la resistencia AC. En este caso se emplean dos TRT´s idénticos que se polarizan
con dos fuentes de continua del mismo valor cuyo efecto erradica la influencia de VDS.
+
D1
VC
I
D2
-
I D2
I D1
+
+
M2
G1
M1
G2
V
r ac
+
VSS
V
=
I
-
S1
VC
S2
-
Fig. 5.5 Resistencia AC con 2 TRT´s MOS.
Analizando el circuito de la figura 5.5 se obtienen las expresiones de ID1 e ID2:
V2 
W 
I D1 = K N   (VC + VDS1 − VT1 )VDS1 − DS1 
2 
 L 1 
(5.5)
V2 
W 
I D 2 = K N   (VC − VT 2 )VDS2 − DS2 
2 
 L 2 
(5.6)
Puesto que VDS1=VDS2=V y la corriente I=ID1+ID2 de las expresiones (5.5) y (5.6)
se desprende:
W
I = 2 ⋅ K N  (VC − VT )V
L
(5.7)
Derivando la expresión (5.7) con respecto a I se obtiene el valor de RAC:
5-6
R AC =
1
1
=
∂I / ∂V 2K N ( W / L)(VC − VT )
(5.8)
La dependencia de la resistencia con respecto a VDS ha desaparecido, si bien
continua influenciando las variaciones de VT a causa del efecto “body”. Otra restricción
en cuanto a márgenes de funcionamiento impone que V<VC-VT a fin de que ambos
transistores trabajen en zona lineal.
5.2. Fuentes de corriente.
Una fuente de corriente ideal es un bipolo que suministra una corriente constante
e independiente de la caída de tensión que existe en sus terminales (fig. 5.6.a). En las
fuentes de corriente reales, implementadas físicamente mediante dispositivos activos,
existe cierta dependencia entre tensión y corriente que se modela mediante una
resistencia en paralelo de valor Ro (impedancia de salida):
I = Io +
V
Ro
(5.9)
El valor de la impedancia Ro se determina derivando (5.9) con respecto a V:
dI
1
=
dV R o
(5.10)
Asimismo, existe una tensión mínima Vmin por debajo de la cual el circuito deja
de comportarse como una fuente de corriente. Como es obvio las fuentes de corriente
reales serán tanto más ideales cuanto mayor sea la resistencia Ro y menor sea el valor de
la tensión Vmin (fig. 5.6.b).
I
I
I0
1
R0
I
m=
-1
R0
I0
I0
I0
{
V
V MIN
Vp
VN
VN
a)
V p -V
V
{
V
m=
VMIN
Vp
b)
Fig. 5.6. a) Fuente de corriente ideal b) Fuente de corriente real.
La mayoría de implementaciones prácticas de fuentes de corriente precisan tener
uno de sus terminales conectado a la tensión más positiva, denominadas fuentes de
corriente, o más negativa, en cuyo caso se denominan sumideros de corriente. Existen
otras estructuras que permiten obtener fuentes flotantes, es decir, fuentes cuyos
terminales no están referidos a las tensiones más positivas o negativas, si bien son las
menos habituales.
La forma más sencilla de realizar una fuente o sumidero de corriente es mediante
un TRT MOS trabajando en saturación (véase figura 5.7). En este caso, los TRT´s de
5-7
canal N y P representan el sumidero y la fuente de corriente, respectivamente (en
adelante no realizaremos distinción alguna entre sumideros y fuentes de corriente).
Para el caso de TRT de canal N la tensión Vmin es igual a VGG-VTN, que
corresponde a la frontera entre las regiones de saturación y óhmica, y análogamente
para el caso del TRT de canal P Vmin= - (VGG-VTP) (VGG<VTP⇒ Vmin>0).
I
Vp
+
circuito
V
+
+
VGG
I
I0
V
-
-
-
a)
VDD
VN
Vp
+
+
I0
V
VGG
-
-
S
I
circuito
D
VN
b)
Fig. 5.7. a) Sumidero con TRT de canal N b) Fuente con TRT de canal P
Es interesante determinar el valor de la resistencia Ro (impedancia de salida) de
la fuente de corriente. Se ejemplariza su cálculo para el caso del TRT de canal N.
Aplicando la ecuación (5.10) sobre la corriente de drenador se obtiene:
Ro =
dV dVDS
1
1
1
≅
=
= rds
=
=
KN  W 
dI
dI DS
I O λ I DSQ λ
2
⋅   ⋅ [VGS1 − VTN ] λ
2 L
(5.11)
Nótese que la expresión (5.11) coincide con la resistencia rds del modelo en
pequeña señal del MOS. Obsérvese que el resultado obtenido para Ro coincide con el
que se obtendría al determinar la impedancia de salida del modelo en pequeña señal
completo de la fuente de corriente. Esta conclusión es similar a la que se obtuvo para el
cálculo de RAC pudiéndose demostrar de forma análoga. La ecuación (5.9) muestra una
relación lineal entre I y V, lo que permite expresarla del siguiente modo:
I = IQ +
∂I
(V − VQ ) = I Q + ∂I v
∂V
∂V
(5.12.a)
de esta ecuación se obtiene:
 ∂I 
Ro = 

 ∂V 
−1
=
v
v
=
I − IQ i
(5.12.b)
En adelante las impedancias de salida de las fuentes de corriente se determinarán
sustituyendo el modelo en pequeña de señal de los TRT´s MOS que se derivan de la
misma, siempre y cuando todos ellos trabajen en saturación
5-8
Las dos estructuras básicas presentadas anteriormente son en muchos casos
demasiado simples, ya que la impedancia de salida que ofrecen es demasiado pequeña.
Un modo simple de aumentar Ro consiste en reducir el valor de Io (Ro=1/Ioλ). Ello
puede observarse en la curva IDS=f(VDS) cuya pendiente aumenta a medida que lo hace
VGS (véase fig. 5.8). Lógicamente existen configuraciones más complejas que permiten
obtener mayores impedancias de salida, si bien, el precio a pagar en general, es un
aumento de la tensión Vmin.
IDS
VGS3
VGS2
VGS1
VDS
Fig. 5.8. Variación de la pendiente de IDS al aumentar VGS.
La figura 5.9 muestra una de estas posibles estructuras. La resistencia pasiva R
se realiza, por ejemplo, mediante una difusión de polisilicio, con objeto de aumentar el
valor de la impedancia de salida Ro. En este caso el terminal de surtidor del TRT
aparece flotante con respecto a la tensión más negativa, pero no así el terminal de la
fuente de corriente. Por tanto deberá considerarse el efecto “body” en el análisis del
circuito.
D
gm vgs
gmbs vbs
V
r ds
V
S
V GG
R
R
a)
G
b)
Fig. 5.9. a) Fuente de corriente con resistencia pasiva, b) Modelo en pequeña señal.
La tensión Vmin será en este caso de:
Vmin 2 = VDS min + Io R = VGS − VTN + Io R =
2LIo
+ Io R
K NW
(5.13)
mientras que para el caso del MOS simple era de:
Vmin1 = VDS min = VGS − VTN =
2LIo
K NW
Por tanto se corrobora que Vmin2 > Vmin1.
5-9
(5.14)
La impedancia de salida se obtiene al analizar el circuito en pequeña señal
mostrado en la figura 5.9.b).
V = IR + (I + R (g m + g mb )I ) ⋅ rds
Ro =
(5.15.a)
V
= R + (1 + R (g m + g mb )) = rds [1 + R (g m + g mb + g ds )]
I
(5.15.b)
El valor de Ro es superior al obtenido para la estructura del MOS simple, y
aumenta a medida que lo hace la resistencia R. Como contrapartida, a medida que
aumenta R también lo hace la tensión Vmin2, apareciendo un compromiso de diseño
entre ambos valores.
Obviamente el inconveniente de esta configuración es el área ocupada para
valores elevados de R, así como las derivas que experimenta frente a variaciones de
temperatura. Una posible implementación a nivel práctico de este circuito resulta al
sustituir la resistencia pasiva por un TRT MOS trabajando en zona de saturación, tal y
como muestra la figura 5.10.
M2
V
V GG2
M1
V GG1
Fig. 5.10. Fuente de corriente con resistencia activa.
En este caso la corriente que circula por ambos TRT´s es la misma, y por tanto
la tensión puerta-surtidor de ambos TRT también. De este modo podremos plantear las
siguientes igualdades:
VGS1 = VGS2
(5.16.a)
VDS1 = VGG 2 − VGS2
(5.16.b)
V = VDS1 + VDS2
(5.16.c)
Habitualmente se diseña VDS1=VDS1
(5.16.b) se llega a:
MIN=VGS1-VT.
Por tanto de (5.16.a) y
VGG 2 = 2VGS1 − VT
(5.17.a)
Finalmente de (5.17.a) y (5.16.c) obtenemos la tensión Vmin:
Vmin = VDS1 + VDS2
min
= VGS1 − VT1 + VGS2 − VT 2 = 2(VGS1, 2 − VT1, 2 )
(5.17.b)
La ecuación (5.17) indica que la tensión mínima es el doble que en la estructura
básica del TRT MOS. La impedancia de salida se obtiene tras analizar el circuito de la
figura 5.11, que resulta al sustituir los modelos en pequeña señal de los transistores
MOS.
5-10
d2
g m2 vgs2
gm2 v bs2
r ds2
s2
V
d1
gm1vgs1
gm1 v bs1
-
r ds1
s1
Fig. 5.11 Circuito en pequeña señal para el cálculo de Zout.
El circuito satisface la siguiente ecuación:
V = I ⋅ rds1 + [I + I ⋅ rds1 (g m 2 + g mb 2 )]⋅ rds 2
(5.18)
y por tanto:
Z out
V
= rds1 + [1 + rds1 (g m 2 + g mb 2 )]⋅ rds 2 = rds 2 [1 + rds1 (g m 2 + g mb 2 + g ds 2 )] (5.19)
I
Comparando las expresiones (5.15) y (5.19), se deduce que rds1 realiza la misma
función que la resistencia pasiva R, pero como se observa, esta última no presenta
inconvenientes en cuanto a área, lo que resulta una ventaja.
La tabla 5.1. resume las propiedades de la fuentes de corriente vistas en este
apartado:
Fuente
MOS simple
MOS con
resistencia pasiva
MOS en cascada
Zout (impedancia de salida)
1
Z out =
= rds
IOλ
Vmin
VGS1 − VT
Zout == rds [1 + R (g m + g mb + g ds )]
VGS1 − VT + I o R
Zout = rds 2 [1 + rds1 (g m 2 + g mb 2 + g ds 2 )]
2 ⋅ (VGS1 − VT )
Tabla 5.1. Comparación entre las distintas configuraciones de fuentes de corriente.
5.3. Espejos de Corriente.
En el apartado anterior se presentaron las estructuras básicas para la realización
de fuentes de corriente. Estas configuraciones eran en el fondo fuentes de corriente
controladas por tensión (V-I), ya que la corriente suministrada estaba controlada por la
tensión de puerta aplicada sobre alguno de los TRT´s.
Un espejo de corriente no es más que una fuente de corriente controlada por
corriente (I-I). Los espejos de corriente se obtienen al añadir a la entrada de una fuente
de corriente un conversor I-V, obteniendo finalmente una estructura del tipo I-I.
En la figura 5.12 se detalla el modo de obtención de un espejo de corriente
simple a partir de una fuente de corriente simple implementada con un TRT MOS.
5-11
I out
I out
I out
I in
R
V GG
Fig. 5.12. Obtención de un espejo de corriente a partir de una fuente de corriente.
Como es conocido la corriente de salida de una fuente simple es función de la
tensión de puerta VGG. Al sustituir la fuente de tensión VGG por una fuente de corriente
Iin en serie con una resistencia, la corriente de salida Iout será función de la corriente de
entrada Iin, ya que la tensión VGG = I in ⋅ R .
I out = f (VGG ), VGG = I in ⋅ R ⇒ I out = f (I in )
La estructura básica empleada como espejo de corriente, puede implementarse
mediante TRT´s MOS de canal N o P, según el espejo tenga uno de sus terminales
conectado a la tensión de alimentación más negativa o positiva, respectivamente. Como
viene siendo habitual la resistencia R se sustituye por una carga activa, tal y como
muestra la figura 5.13.
VDD
I in
I out
I in
I out
Fig. 5.13. Espejos de corriente básicos, NMOS y PMOS.
Para el caso del espejo realizado mediante TRT´s de canal N, deberán
satisfacerse las siguientes ecuaciones:
I DS1 =
K N1  W 
2
  (VGS1 − VT1 ) (1 + λ1VDS1 )
2  L 1
(5.20)
I DS2 =
K N2  W 
2
  (VGS2 − VT 2 ) (1 + λ 2 VDS2 )
2  L 2
(5.21)
VGS1 = VGS2
(5.22)
Dividiendo las expresiones (5.21) y (5.20), y sustituyendo la expresión (5.22) se
obtiene:
ID 2
I D1
W
2
K N 2   (VGS2 − VT 2 ) (1 + λ 2 VDS2 )
 L 2
=
W
2
K N1   (VGS2 − VT1 ) (1 + λ1VDS1 )
 L 1
5-12
(5.23)
Si consideramos a ambos TRT´s completamente idénticos, es decir, K N 2 = K N1 ,
λ 2 = λ 1 ≅ 0 , VT2 = VT1 , la expresión (5.23) puede aproximarse por:
Iout I D 2
=
Iin
I D1
W
 
L
≅  2
W
 
 L 1
(5.24)
La ecuación (5.24) permite concluir que la ganancia en corriente I out / I in puede
ajustarse mediante la relación de aspecto W/L de ambos TRT´s.
Señalar, que el razonamiento anterior es únicamente válido si ambos TRT´s
trabajan en zona de saturación, por lo que a igual que en el caso de las fuentes de
corriente son necesarios ciertos niveles mínimos de polarización que garanticen el
funcionamiento de la estructura como espejo de corriente. Así pues en este caso la
tensión Vmin será:
2Iin  L 
  + VT1 − VT 2
K N1  W 1
Vmin = VGS2 − VT 2 = VGS1 − VT 2 =
(5.25)
Si ambos TRT´s están perfectamente apareados la expresión (5.25) puede
aproximarse por:
Vmin ≅
2Iin  L 
  =
K N1  W 1
2Iout  L 
 
K N1  W  2
(5.26)
Por otro lado la impedancia de salida del espejo de corriente se obtiene
analizando el circuito que resulta al sustituir los modelos en pequeña señal de ambos
TRT´s:
g1,g2
gm1 v gs1
d2
gm2 v gs2
rds1
s1
r ds2
s2
Fig. 5.14. Modelo en pequeña señal del espejo de corriente básico.
de cuyo análisis de desprende que:
Z out = rds 2 =
1
λ ⋅ I out
(5.27)
Como es lógico, y a igual que en el caso de las fuentes de corriente, interesa que
la impedancia de salida y la tensión Vmin tiendan a infinito y cero, respectivamente.
De forma análoga a como se obtuvo el espejo de corriente básico puede
obtenerse el espejo de corriente cascodo, tal y como muestra la figura 5.15. Este espejo
surge al sustituir las fuentes de tensión de la fuente de corriente mostrada en la figura
5.10 por un par de resistencias activas. Como es de esperar, la impedancia de salida de
este espejo de corriente es mayor que la del espejo simple tal y como se verá
posteriormente.
5-13
out
I in
I out
M3
M4
M1
M2
M2
V G1
M1
V G2
Fig. 5.15. Espejo de corriente cascodo
Suponiendo que todos los TRT´s están apareados, puede fácilmente deducirse la
relación que existe entre la corriente de salida y entrada:
I out W2 / L 2
=
I in
W1 / L 1
(5.28)
La figura 5.16 representa el modelo en pequeña señal de esta configuración, que
permite encontrar el valor de la impedancia de salida Zout.
g3, d3, g4
gm3 v gs3
d4
g m4 vgs4
r ds3
gmb4v bs4
s3
s4
d1
d2
r ds4
V
gm1 v gs1
gm2 vgs2
r ds1
gmb2vbs2
-
r ds2
Fig. 5.16. Modelo en pequeña señal para el espejo de corriente cascodo.
Analizando el circuito de la figura 5.16 se deducen las siguientes expresiones:
[
]
V = I − (g m 4 + g mb 4 )Vgs 4 rds 4 + I ⋅ rds 2
(5.29)
Vgs 4 = − I ⋅ rds 2
(5.30)
Sustituyendo (5.30) en (5.29) y aislando el cociente V/I se encuentra la
impedancia de salida Zout:
Z out =
V
= rds 4 ⋅ [1 + (g m 4 + g mb 4 )rds 2 + rds 2 ⋅ g ds 4 ] =
I
= rds 4 ⋅ [1 + (g m 4 + g mb 4 + g ds 4 )rds 2 ]
(5.31)
que como puede observarse es mucho mayor que la del espejo simple. Por otro lado,
suponiendo todos los transistores idénticos la tensión Vmin es de:
5-14
Vmin = 2VGS − VT = 2
2I in L 1
+ VT
K N W1
(5.32.a)
Obsérvese que esta expresión es diferente a la que se obtuvo para la fuente de
corriente cascodo, debido a que en este caso no podemos fijar la tensión VDS1 y hacerla
independiente de la corriente que circula por los transistores. Este inconveniente puede
superarse modificando esta configuración y dando lugar al espejo de corriente cascodo
regulado, figura 5.17. Como contrapartida, el número de dispositivos activos que se
utilizan es superior, y en consecuencia el área ocupada por toda la estructura. Todos los
transistores tienen la misma relación de aspecto, excepto T3 que es cuatro veces menor
que la del resto, obteniéndose:
2I in L 1
(5.32.b)
Vmin = 2
K N W1
I IN
I OUT
T3
T4
T6
T1
T5
T2
Fig. 5.17. Espejo de corriente cascodo regulado.
5.4. Estudio en gran señal de la etapa diferencial básica CMOS.
La figura 5.18 muestra una etapa diferencial básica realizada con TRT´s CMOS.
El objetivo de esta estructura consiste en obtener una tensión de salida que sea
directamente proporcional a la diferencia entre las tensiones de entrada V1 y V2 (tensión
diferencial Vd).
VDD
R
RD
I D1
Vo
Vo
1
D
I D2
2
V2
V1
Iss
VSS
Fig. 5.18. Etapa diferencial básica CMOS
5-15