Download 1 - Repositorio Digital - EPN - Escuela Politécnica Nacional
Document related concepts
Transcript
ESCUELA POLITÉCNICA NACIONAL FACULTAD DE INGENIERÍA ELÉCTRICA DISEÑO Y CONSTRUCCIÓN DEL EQUIPO DE PRUEBAS DE AMPLIFICADORES A TRANSISTOR (E.P.A.T.) TESIS PREVIA A LA OBTENCIÓN DEL TÍTULO DE INGENIERO EN ELECTRÓNICA Y TELECOMUNICACIONES LUIS ARMANDO GUEVARA ESPINOSA ALEX VICENTE JARAMILLO ECHEVERRÍA QUITO, FEBRERO 1998 \l Instituto Geofísico de la EPN AGRADECIMIENTO: por su colaboración para el desarrollo de este proyecto. Al Ing. T arquirio Sánchez por su acertada dirección. DEDICATORIA: A nuestros padres. A las personas que inspiraron la realización de este trabajo. Certifico que este trabajo ha sido realizado en su totalidad por los Sres. Luis A. Guevara E. y Alex V. Jararnillo E. Director de Tesis Quito, Febrero de 1998 INTRODUCCIÓN Un requisito previo a la obtención del título de Ingeniero es la elaboración de una tesis y nos pareció interesante la creación de un equipo de prueba de amplificador de transistores ya que para quienes nos iniciamos en el amplio campo de la electrónica resultó frustrante el no disponer de herramientas didácticas que complementen el estudio teórico. El desarrollo del conocimiento científico en el área de la Electrónica básica se torna fascinante cuando es posible percibir y demostrar en forma práctica los principios que en ella rigen y más aún cuando son útiles en la vida diaria. El objetivo de nuestro trabajo de investigación fue crear un instrumento experimental con el que se pueda evaluar las características de los transistores y su capacidad de respuesta dentro de un amplificador didáctico; el modelo propuesto permite, que sobre la base de los parámetros de cada transistor, se reporten gráficamente sus caracteres de entrada, transferencia y salida, además de la respuesta del transistor a un circuito amplificado de tal manera que es posible determinar su forma correcta de uso. El Equipo de Prueba de Amplificador a Transistor (EPAT) constituye una herramienta útil para una sala de clase o un laboratorio de enseñanza de electrónica, permite la comprensión inmediata de conceptos complejos como la relación entre la línea de carga, punto de operación y formas de onda de un amplificador, así como la presentación simultánea de estos aspectos y las características del transistor; el reconocimiento instantáneo de fallas o defectos en un transistor y la fácil ilustración de los orígenes y efectos de la distorsión. Este informe final está estructurado en cuatro capítulos: En el primero realizamos una descripción de las bases teóricas encontradas en la bibliografía disponible, por tanto en él se anotan conceptos básicos del funcionamiento, estructuras, circuitos fundamentales., equivalentes y especificaciones de los transistores de efecto de campo y transistores bipolares de juntura. En el capítulo segundo se describe el diseño teórico de cada una de las partes constitutivas del equipo, basándonos en las consideraciones indicadas en el capítulo primero. Se puntualiza el funcionamiento de las partes y diseña, por separado, cada uno de los circuitos específicos destinados a obtener los resultados requeridos para proceder, más adelante, a su unión dentro de un sistema más complejo. Es preciso anotar que la mayoría de los circuitos estructurados en este capítulo no provienen de fuentes bibliográficas sino de las experiencias prácticas en los laboratorios de electrónica, de modo que muchos de ellos pueden no ser los más óptimos. En lo que al capítulo tercero se refiere, hemos tratado de presentar algunos aspectos de la construcción del EPAT, y algunas pruebas experimentales de su funcionamiento. Finalmente, el capítulo cuarto es fruto del análisis del equipo en lo que se refiere a su funcionamiento, utilidad, límites y alcances. Las conclusiones y recomendaciones indicadas son el reflejo de lo conseguido y abarcan los resultados y beneficios que significan la realización de este trabajo para nosotros y para los futuros estudiantes que se interesen en el tema. Creemos que el modelo que presentamos se constituye en una propuesta de inicio que; rescatando modelos elaborados anteriormente y con las innovaciones que se anotan, significará un aporte al desarrollo de la electrónica en nuestro país. 11 ÍNDICE GENERAL CAPITULO 1: 1.1 FUNDAMENTOS TEÓRICOS El Transistor Bipolar de Juntura 1 1.1.1 Generalidades 1 1.1.1. ¡Estructura 1.1.1.2Funcionamiento del Transistor 1 3 1.1.2 Configuraciones Circuitale,1: con TBJ 6 1.1.3 Curvas Características con TBJ 7 1.1.4 Polarización, Estabilidad Térmica y Regiones de Trabajo para el TBJ 9 1.1.4.1 Circuito de Autopolarización con Resistencia en el Emisor 1.1.4.2 Circuito de Polarización Total 1.1.4.3 Estabilidad Térmica del TBJ 1.1.5 Especificaciones Máximas del TBJ 1.1.6 Circuito Equivalentes del TBJ para el análisis en AC 1.1.6.1 Circuito Equivalente Híbrido del TBJ 1.2 10 12 15 - 16 18 18 1.1.7 Recta de Carga para la Configuración Emisor Común 25 El Transistor de Efecto de Campo 31 1.2.1 Descripción General 31 1.2.2 Tipos de FET 32 1.2.3 Construcción y Operación del FET 32 1.2.4 Curvas Características en el JFET 34 1.2.4.1 Característica de Salida del JFET 1.2.4.2 Característica de Transferencia del JFET 34 35 1.2.5 Parámetros del IFET 38 1.2.6 Circuitos Equivalentes g™ y RDS 41 1.2.7 Polarización del JFET 41 1.2.8 Configuraciones de Amplificadores con JFET 43 i .2.9 Análisis de Pequeña Señal del JFET 45 CAPÍTULO 2: 2.1 * DISEÑO DEL EQUIPO DE PRUEBAS DE AMPLIFICADORES A TRANSISTOR ÍEPAT). Descripción General del Equipo 47 2.1.1 Características Técnica Fundamentales 51 2.1.2 Diagrama de Bloques del Equipo 52 2.2 Generador de Señal Interno 56 2.3 Circuito de Sincronismo y Temporización 61 2.3.1 Circuito de Sincronismo 63 2.3.2 Circuito de Temporización 65 2.4 Circuito de Barrido 66 2.5 Circuitos Específicos para el TBJ 77 2.5.1 Circuito para obtener la Característica de Salida 77 2.5.2 Circuito para obtener la Característica de Entrada 89 2.5.3 Circuito amplificador en Emisor Común con TBJ 90 2.5.4 Circuito de Multiplexación de Señales para el TBJ 93 & - 2.5.4.1 Circuito de Conmutación de Señales a los terminales del transistor 2.5.4.2 Circuito de Conmutación de Señales a los canales del osciíoscopio 2.6 _ & 93 96 Circuitos Específicos para el TBJ 101 2.6.1 Circuito para obtener la Característica de Transferencia 101 2.6.2 Circuito para obtener la Característica de Salida 104 2.6.3 Circuito amplificador en Fuente Común con JFET 108 2.6.4 Circuito de Multiplexación de Señales para el JFET 111 2.6.4.1 Circuito Multiplexor: Señal de Compuerta, señal de Salida y Recta de Carga 2.6.4.2 Circuito Multiplexor de Señales a los terminales del JFET 2.6.4.3 Circuito Multiplexor de Señales a los canales del Osciíoscopio 111 113 115 2.7 Circuito de Alimentación General CAPITULO 3: 116 CONTRUCCION Y PRUEBAS EXPERIMENTALES CON EL EPAT 3.1 Diagramas Circuitales del Equipo y su Implementación 122 3.2 Pruebas Experimentales con el EPAT 139 3.2.1 Señales de Salida del EPAT 139 3.2.1.1 Señales de Excitación dei EPAT 3.2.1.2 Seriales a los Canales del Osciloscopio de Rayos Catódicos 3.2.2 Estudio Comparativo de los resultados obtenidos por medio del EPAT con otros equipos de medida CAPITULO 4: CONCLUSIONES Y COMENTARIOS 139 142 151 157 ANEXOS ANEXO 1: Manual de Operaciones del EPAT A-l ANEXO 2: Hojas de Datos de Fabricantes A-13 ANEXO 3: Señales de Voltaje a la Salida del EPAT para algunos transistores de prueba A-32 CAPTULO 1 FUNDAMENTOS TEÓRICOS 1.1 EL TRANSISTOR BIPOLAR DE JUNTURA (TBJ) 1.2 EL TRANSISTOR DE EFECTO DE CAMPO (FET) 1.1 TRANSISTOR BIPOLAR DE JUNTURA (T.BJ) 1.1.1 GENERALIDADES Durante el período 1904-1947 el tubo de vacío era indudablemente el dispositivo electrónico de gran interés y desarrollo. En los años siguientes, la industria llegó a tener importancia primaria y se realizaron rápidos avances en diseños, técnicas de fabricación, aplicaciones en alta potencia y alta frecuencia., y miniaturización. Con lo cual, la electrónica tenía que experimentar la llegada de un nuevo dispositivo de mayores ventajas como es el transistor. Las ventajas de este dispositivo de estado sólido de tres terminales con relación a los tubos de vacío son: • Es de construcción sólida. • Son más pequeños y livianos. • No requieren calentamiento previo para su funcionamiento, razón por lo cual no experimenta pérdidas debido a dicho calentamiento. » Su funcionamiento es instantáneo. • Opera con voltajes muy pequeños. • Consume menos potencia. • Su tiempo de vida útil es muy grande. 1.1.1.1 ESTRUCTURA El transistor es un dispositivo que consta de tres terminales, a diferencia del diodo, que tiene dos terminales. Este consiste en un material tipo p y uno de tipo n; el transistor consiste en dos materiales de tipo n separados por un material tipo p (transistor npn) o en dos materiales p separados por un material n (transistor pnp). En la figura 1.1 se incluye la representación esquemática de un transistor. Las tres capas o secciones diferentes se identifican como emisor, base y colector. El emisor., capa de tamaño medio diseñada para emitir o inyectar electrones, está bastante contaminado. La base, con una contaminación media, es una capa delgada diseñada para pasar electrones. El colector, capa grande diseñada para colectar electrones, está poco contaminado. TBJ tipo NPN TBJ tipo PNP Colector Base - Colector Base -I)''!"'' -Emisor Emisor C B -B Fig. 1.1 El transistor bipolar Características délas capas semiconductoras BASE: Es la capa más delgada comparada con la capa del emisor y colector. El ancho de la base es aproximadamente 150 veces más pequeño que el ancho total del transistor; esta capa es pobremente dopada, la conductividad es baja, por lo tanto existe menor cantidad de portadores de carga libre. EMISOR: Es la capa de dimensión física mayor que la base, y la que se encuentra mayormente dopada. COLECTOR: Esta capa tiene dimensiones más grandes que las dos capas anteriores, y está ligeramente menos dopada que el emisor. Su misión es recolectar los portadores mayoritarios que salen del emisor. Por ser el de mayor área es donde se disipa mayor parte de la potencia, es decir, evacúa el calor del TB J en funcionamiento. 1.1.1.2 FUNCIONAMIENTO BEL TRANSISTOR (NPN) •Una explicación sencilla pero efectiva de la operación del transistor npn se lleva a cabo utilizando la técnica de diagramas de barrera de potencial de la figura 1.2. Este método ilustra la operación básica de un transistor. Cuando la unión base-emisor se polariza en directo y la unión base-colector en inverso, los electrones que dejan el material n del emisor sólo ven una barrera de potencial pequeña en la unión np. Como esta barrera es pequeña, muchos de los electrones tiene la suficiente energía para llegar al tope de ella. Una vez en el tope, los electrones se mueven fácilmente a través del material/? (base) a la unión pn (base-colector). Cuando se acercan a esta unión, los electrones se encuentran bajo la influencia de la fuente de tensión positiva y se mueven con mucha rapidez conforme descienden en la barrera de potencial. Si se reduce la polarización en directo de la unión base-emisor, aumenta la altura de la barrera de potencial. A los electrones que dejan el emisor les será más difícil alcanzar el tope. Los electrones que lo alcanzan son aquellos con mayor cantidad de energía, y son los que posteriormente alcanzarán el colector. . 1i V 31 E ! 1 í V cB B Ü! j a (• ::: I rt c Región desértica —Trayectoria de i electrones libres distancia +V Fig. 1.2 Diagrama potencial colina de un transistor. 3 El flujo de corriente en un transistor de unión también se puede entender analizando el comportamiento de los portadores de carga y las regiones desérticas. Estas regiones se indican en la figura 1.2. Nótese que como la unión base-emisor está polarizada en directo, la región desértica es relativamente delgada. Lo inverso es correcto para la unión basecolector. Un gran número de portadores mayoritarios (electrones) se difunden a través de la unión base-emisor. Estos electrones entran a la región de base y tienen dos opciones. Podrían dejar esta región a través de la conexión con las fuentes de alimentación o continuar hacia la región de colector a través de la amplia región desértica de la unión polarizada en inverso. Lo normal sería esperar que la mayor parte de esta corriente regresará a la fuente, excepto por la siguientes observaciones. Como la región de base es muy delgada, estos electrones necesitan viajar una distancia más corta para ser atraídos por la fuente positiva del colector. Además, el material de la base posee una conductividad baja, por lo que el trayecto hacia la terminal de la fuente presenta alta impedancia. En realidad, una cantidad muy pequeña de los electrones deja la base a través de la conexión con la fuente; la mayor parte de la corriente fluye hacia el colector. El transistor de unión bipolar presenta ganancia de corriente, lo cual se puede utilizar para amplificar señales. En la figura 1.3 se muestra el circuito equivalente simplificado de un transistor npn. Por lo general, este modelo es adecuado para el diseño y análisis de muchos circuitos. C u IB /c ¡E R = Corriente de Base = Gómenle de Colector = Corriente de Emisor = Resistencia entre Base y Emisor E Fig. 1.3 Circuito equivalente del transistor En la figura 1.4 se muestra un circuito simple para obtener ganancia de corriente. Se aplica una fuente de tensión a través de la unión base-emisor, y se conecta una resistencia entre colector y emisor. En la figura 1.4(b) se muestra el mismo circuito, donde el transistor se reemplazó por el modelo de la figura 1.3. Debido a la presencia de la fuente dependiente, una corriente en el terminal de base controla la corriente del colector al emisor. La fuente de corriente en el colector depende de la corriente de base, ÍB. Conforme aumenta, /j?, la corriente de colector, le, aumenta en forma proporcional. La constante de proporcionalidad se llama bela (B¿ así tenemos : B = ic/i B Base (1.1) Colector tB Fuente 'E Carga Carga Fuente / \r ^ E (a) (b) Fig. 1.4 Circuito simple de transistor La unión base-emisor actúa como un diodo polarizado en directo con una corriente ÍB + íc- La unión base-colector está polarizada en inverso y exhibe una corriente de fuga pequeña, ICBO y una corriente grande, Bia. Esta última es provocada por la interacción de corrientes en la base. Queda claro que E- B (1.2) 'Lo, ganancia de comente en base común, a, se define como la razón del cambio en la corriente de colector al cambio en la corriente de emisor, suponiendo que la tensión entre el colector y la base es constante. Una expresión general para la comente de colector considerando el factor anterior, es: ic ~ a ÍE +1CBO (1.3) Una suposición que se realiza a menudo como simplificación es que la corriente de colector es aproximadamente igual a la corriente de emisor. Esto es, como TCIIO resulta muy pequeña comparada con ic y como a está entre 0.9 y 0.999, se tiene ic = is (1.4) 1.1.2 CONFIGURACIONES CIRCUITALES CONT.B.J. Existen tres configuraciones usadas en circuitos de transistores. La más utilizada es la de amplificador en emisor común (EC), así llamada porque'el emisor se encuentra en el lazo de entrada como en el de salida, (ver figura 1.5). El siguiente circuito más utilizado es la configuración en colector común (CC), también conocida como seguidor de emisor La tercera configuración es el circuito en base común (BC). c + B V0 r> IB E Fig. 1.5 Configuración básica en Emisor Común La conexión de los tres terminales del transistor para lograr su respectiva configuración es: a) Emisor Común: Terminal de entrada: Base Terminal de salida: Colector Terminal común : Emisor b) Colector Común: Terminal de entrada: Base Terminal de salida : Emisor Terminal común a) Base Común: : Colector Terminal de entrada: Emisor Terminal de salida : Colector Terminal común : Base Para nuestro propósito estudiaremos básicamente el análisis en Emisor Común, puesto que el equipo a construirse presentará todas Jas características del transistor y su acción amplificadora en dicha configuración. 1.1.3 CURVAS CARACTERÍSTICAS DEL T.B.J Como el transistor es un dispositivo no lineal, una forma de definir su operación es usar una serie de curvas características. Existe un conjunto de curvas para cada tipo de transistor. Como no se refiere a dispositivos de dos terminales, las ecuaciones incluyen al menos tres variables. Por tanto, se utilizan cun>as paramétricas para describir el comportamiento del transistor. En las figuras 1.6 y 1.7 se muestran dos gráficas características. En la figura 1.6 se ilustra la corriente del emisor como función de la tensión entre la base y el emisor cuando VCE se mantiene constante. Nótese que, como se podría esperar, esta curva es similar a la del diodo,, ya que constituye la característica de la corriente en una unión simple. Si ahora iB se mantiene constante, la unión colector-emisor se define por la curva fe contra VCE mostrada en la figura 1.7. Como puede verse en esta curva típica, la corriente de colector es casi independiente de la tensión entre el colector y el emisor, dentro del "intervalo lineal" de operación. Cuando ÍB se aproxima a cero, ic se acerca a cero de manera no lineal. Esto se conoce como operación en la reglón de. corte. Para la sección de las curvas características donde VCE se acerca a cero, /c es máxima. Esta región, conocida cono región de saturación^ no es útil para amplificar debido a la operación no lineal. 0.2 0.4 0.6 0.8 Fig. 1.6 Cardcterísüca Base-Emisor del transistor Jc(mA) Región de Saturación 70 60 J50 : 40 30 Región Activa o lineal 20 10 _ %***<& f 5 10 _ !- 20 Vcc Vc Región de Corte Fig. 1.7 Caracterísüca colector-emisor Para obtener este tipo de curvas características de un transistor de silicio npn, en la configuración Emisor Común, se deberá utilizar el circuito de la figura 1.8. El cual, si hace referencia a la característica de entrada base-emisor, necesitaremos aplicar un voltaje constante (VA) a dicha juntura y proseguir a tomar muestras de corriente de base. En el caso de la característica de salida colector-emisor debemos aplicar un voltaje constante (Ve ) a dicha juntura y tomar muestras de corriente de colector. niA ^-~^, A C s JE. BE(^i) 71 LNPN TC -^ ^ /-£- Vn J V. Fig. 1.8 Circuito básico para obtener las curvas características de un transistor 1.1.4 POLARIZACIÓN, ESTABILIDAD TÉRMICA Y REGIONES BE TRABAJO DEL T.B.J Para que el transistor actúe corno un amplificador es necesario una polarización adecuada en cada uno de los terminales., así: La juntura Base-Emisor debe estar en polarización directa, para reducir la barrera de potencial y permitir el flujo de mayor cantidad de electrones en el transistor. La juntura Base-Colector en polarización inversa, para permitir que los electrones que se encuentren en la base lleguen a su destino. Existen tres configuraciones básicas de polarización utilizando TBJ: circuito de polarización fijo, circuito de autopolarización con resistencia en el emisor y el circuito de polarización total. La elección del tipo de polarización se define en cuanto a la estabilidad del circuito. La necesidad de incluir una resistencia del emisor a tierra es proporcionar un medio de estabilización del circuito, para que el cambio de corriente de colector debido a las corrientes de escape en el transistor y el B del transistor no causara un gran desplazamiento (si era lo que había) en el punto de operación. La resistencia en el emisor no debe ser demasiado grande debido a que el voltaje desarrollado a través de ella limita el rango de la excursión de voltaje del colector al emisor. El sistema de polarización total proporciona estabilización tanto para la corriente de escape como para cambios en la ganancia de corriente. Además este método de polarización permite al amplificador operar cerca del punto de diseño deseado a pesar de las variaciones que se produzca en el transistor. Para nuestro estudio y con las consideraciones anteriores realizaremos el análisis de dos circuitos básicos polarización: El sistema de autopolarización con resistencia en el emisor y el sistema de polarización total. 1.1.4.1 CIRCUITO DE AUTOPOLARIZACION CON RESISTENCIA EN EL EMISOR K-C R inDC RE Fig. 1.9 Autopolarización con resistencia en el Emisor 10 En la figura 1.9 se ilustra una forma de polarización con moderada estabilidad conocida como retroáíimentación de comente, donde la corriente de colector a través de RC provoca una retroáíimentación negativa de tensión. El resistor de base RB, se conecta a la fuente, Vcc. La ecuación para el lazo de corriente de'polarización está dada por : Vcc = IBQ RB + VBE + ICQ RE (1.5) Aplicando la relación de la ecuación 1.1, tenemos Vcc = VBH + ICQ ( RB/B + RO) (1.6) Se resuelve para ICQ a fin de obtener ICQ = (Vcc- VBH) / CM3 + RE) (1.7) Dividiendo entre B se obtiene VCC-VBE Nótese que el valor de IBQ es afectado por R13, RE) VBE y B. Los valores específicos de estos parámetros determinan entonces el punto de operación en reposo del transistor. La retroáíimentación se produce cuando un circuito se configura de tal manera que la entrada es afectada por la salida. En el circuito de la figura 1.10 el resistor de emisor proporciona una forma de retroáíimentación . Si la corriente a través del colector tiende a aumentar, la tensión a través del resistor de emisor también aumenta, par una tensión de ' entrada dada, este incremento en la tensión a través de RE reduce la tensión base-emisor y, por tanto, también la corriente de base. Esto, a su vez, disminuye la corriente de colector para reducir el efecto del cambio original. El efecto en la estabilidad en DC está aún presente. De hecho, no se puede lograr estabilidad de la polarización debido a cambios en B ya que el transistor se llevará a saturación para cualquier valor razonable de ganancia de tensión. 11 1.1.4.2 CIRCUITO DE POLARIZACIÓN TOTAL En el circuito previo de polarización DC los valores de la corriente de polarización y el voltaje de colector dependía de la ganancia de corriente B del transistor. Pero el valor de B es sensible a la temperatura, especialmente para transistores de silicio, puesto que, también el valor nominal de beta no está muy bien definido, sería deseable por estas como también por otras razones (remplazo del transistor y estabilidad) proporcionar un circuito de polarización DC que sea independíente del beta del transistor. •> IB vr / 'CE _ _ _ _ __, v R R.inDc|| Fig. 1.10 Circuito de polarización DC independiente de B El circuito de la figura 1.10 cumple con estas condiciones y es un circuito de polarización muy popular. Si en la figura 1.10 la combinación de la fuente de polarización VCC con las resistencias conectadas a la base del transistor se reemplaza por un equivalente Thévenín, el nuevo circuito se reduce al indicado en la figura 1.11. Por tanto, sólo es necesario elegir adecuadamente RBI 12 RTH +VCG- Fig, 1.11 Circuito simplificado aplicando EqmvEÜeníe Thévenin. La tensión equivalente de Thévenin y la resistencia de base a tierra son (1.9) (1.10) Se puede resolver para REÍ y RB2 sustituyendo la ecuación 1.7 en la ecuación 1.8: VCC/(VCC-VBB) (1.11) (1.12) Es necesario determinar RB1 y RB2 para establecer el punto de polarización requerido. De un análisis anterior que supone que la corriente de colector es igual a la de emisor. Esta es buena aproximación, ya que 13 suele ser superior a 100. Para el circuito considerado, se desea tener alrededor del 10% de la corriente de entrada hacia la base y alrededor del 90% a través del resistor externo equivalente, RB. Esto proporciona estabilidad en la polarización y permite además la utilización de ecuaciones simplificadas. Portante, la corriente enR B debe ser aproximadamente 10 veces mayor que la corriente de base. Para lograr esto, se hace 13 R B <O.IBR E (LIS) esto evita que las variaciones en B afecten de manera significativa el punto de operación en DC de la etapa. Se puede utilizar ahora la ecuación 1.7 a fin de encontrar la corriente de colector en el punto de operación. Haciendo RB igual a 0.1BRE, se obtiene ICQ = (VBB - VBE) / (0.1BRE/B + RE) IcQ=(V B B-VB E )/URn (1.14) En problemas de diseño, el diseñador tiene la opción de situar el punto de operación Q en el mejor lugar posible. Si se desea tener la máxima excursión posible en la tensión de salida, el punto Q se ubica en el centro de la línea de carga, como se indica en la figura 1.12. Si, por otra parte, la señal de entrada es pequeña, a menudo ICQ se puede seleccionar como un valor pequeño para obtener una salida lineal (sin distorsión), disipando así una menor potencia en condición estática. Como la especificación del punto de trabajo "Q" no proporciona el número suficiente de ecuaciones para encontrar todos los componentes, se deben introducir restricciones adicionales para obtener un incremento en el desempeño. Por ejemplo, se utiliza la ecuación RB = 0,1 B RE para encontrar RBI y RBS- Recuérdese que, de acuerdo con esta ecuación, la elección de RB hace que la localización del punto Q sea menos sensible a variaciones en B. 14 Ic&nA) ICQ 0 5 " 101 15 i 20 Vcc >V C E (V) CEQ Fig. 1.12 Reda de Carga y selección del punto Q 1.1.4.3 ESTABILIDAD TÉRMICA DEL TRANSISTOR En cualquier circuito amplificador la corriente de colector, lc, variará con cambios en temperatura debido a tres factores principales: 1. La corriente inversa de saturación (corriente de escape), Ico, que se duplica por cada 10 grados centígrados de incremento en temperatura. 2. La tensión base-emisor (Ven), que disminuye 2.5mV por grado centígrado. 3. La ganancia de corriente del transistor, p, que aumenta con la temperatura. Cualquiera o todos estos factores pueden hacer que el punto de polarización se desplace desde los valores originalmente colocados por el circuito debido a un cambio de 15 temperatura. La fuente de alimentación., Vcc, también varía, pero por lo general es independiente de la temperatura. Analizando los cambios de temperatura, se observa que conforme ésta aumenta, las variaciones en los parámetros provocan que el punto Q se desplace hacia arriba (es decir, hay un aumento en ICQ). Si la temperatura se reduce, el punto Q se desplaza hacia abajo (es decir, hay una disminución en ICQ). Cualquier condición provoca que se reduzca la máxima excursión pico a pico en la tensión de salida. 1.1.5 ESPECIFICACIONES MÁXIMAS DEL T.B. J Constituyen las especificaciones técnicas que da el fabricante para seleccionar el TBJ, y estas son: x = máxima corriente de colector ináx = voltaje C-E máximo x = voltaje B-E máximo núx = voltaje C-B máximo = potencia máxima de disipación del T.BJ La hoja de datos estándar del transistor incluirá por lo menos tres especificaciones máximas: disipación del colector, voltaje del colector y corriente del colector. El análisis lo haremos en la configuración de Emisor Común, los parámetros que no se deberán exceder son: Icmáx, VcEmáx y laPcEmáx. La especificación de potencia o disipación en este caso está dada por : le Ic (inÁ) Curva de Disipación de Potencia i-VcE (V) Fig. 1.13 Región de operación para fines de amplificación Para fines de amplificación las condiciones no lineales de saturación y de corte deben evitarse. La región de saturación ha sido indicada por la línea vertical en VCESAT y la región de corte por IB = O en la figura 1.13. La región menos sombreada que resta es la que se emplea para fines de amplificación. Aunque parece que el área de operación hubiera sido reducida drásticamente, debemos mantener presente que muchas señales están en le rango de microvoltios o milivoltios, mientras el eje horizontal de las características se mide en voltios. La región sobre la curva de disipación de potencia de la figura 1.13 debe evitarse en el diseño de sistemas que utilicen este transistor. El máximo voltaje colector, en este caso VCE, y la máxima corriente Ic están limitados por dicha curva. Por lo cual, los puntos A, B no son puntos buenos de trabajo y los puntos C, D y E son puntos de trabajo del T.BJ. 17 1.1.6 CmCUlTOS EQUIVALENTES DEL TBJ PARA EL ANÁLISIS EN AC En este tópico la atención se centrará en el análisis en pequeña señal por medio de técnicas de uso de circuitos equivalentes. Se describe la utilización del método del circuito equivalente usando parame/ros híbridos y parámetros T. Los parámetros del transistor necesarios para llevar a cabo este análisis se pueden obtener de las hojas de datos de los fabricantes. 1.1.6.1 CIRCUITO EQUIVALENTE HÍBRIDO DEL TBJ Existen muchas formas de caracterizar redes de cuatro terminales. En un sistema de cuatro terminales, hay cuatro variables de circuito; la tensión y la corriente de entrada, y la tensión y la corriente de salida. Estas cuatro variables se pueden relacionar por medio de algunas ecuaciones, dependiendo de cuales variables se consideren dependientes y cuáles independientes. El par de ecuaciones de parámetros híbridos (parámetros h) y su circuito equivalente que se indica en la figura 1.14 se utiliza a menudo para el análisis AC de circuitos con TBJ. El par de ecuaciones para una red de transistores se especifica como sigue: (1.15) (1.16) Fig. 1.14 Circuito equivalente del TBJ con los parámetros h 18 donde los parámetros h se definen como: ~ hi = Vi / 1] : Resistencia de entrada del transistor. = hr = Vi / V2 : Ganancia de tensión inversa del transistor. = hf — í¿ I Ii : Ganancia directa de corriente del transistor. = ho = 1-2. 1 Va : Conductancia de salida del transistor. El circuito desarrollado usando parámetros h se muestra en la figura 1.15. En este circuito se puede distinguir una notación distinta de los parámetros h, por ejemplo, se tiene hie en lugar de tener hi en el circuito de la base. Este segundo subíndice nos sirve como distinción para asegurar que se trata de un parámetro h en la configuración emisor común EC. h!e IBE Fig. 1.15 Circuito equivalente híbrido del TBJ para Emisor Común. La aplicación de estos parámetros nos permitirán derivar ecuaciones para la resistencia de entrada, la ganancia de tensión, la ganancia de corriente y la resistencia de salida para las diversas configuraciones da amplificadores, nosotros haremos referencia únicamente a la configuración en Emisor Común. 19 Resistencia de entrada, R.n En la figura 1.16 se tiene el amplificador en EC. El circuito básico se muestra en la figura 1.16(a), mientras que en la figura 1.16(b) y (c) se muestran dos formas de circuito equivalente. Nótese que se omitió en el modelo la ganancia inversa de tensión, hr, y la admitancia de salida, ho. Vcc + Vi i¿ ^ í > > Rrí (b) Modelo en ca (a) Circuito EC (c) Entrada y salida separadas Fig. 1.16 Configuración en EC El circuito equivalente de la figura 1.16(b) se utiliza para derivar la resistencia de entrada Re,,. En general, B es bastante grande para aproximar como B a 1 + B. La corriente en RE es, por tanto, aproximadamente igual a BXÍB. Si ahora el circuito se divide como en la figura 1.16(c), la corriente a través del resistor en serie con h¡e en el lazo de entrada es ÍB. entonces para mantener la tensión en el mismo valor que en el circuito original., se debe cambiar el valor del resistor a BRE. La resistencia de entrada se encuentra entonces escribiendo las ecuaciones de Kirchoff1 para el lazo cerrado de entrada. 1 Ley de corrientes y Ley de voltajes de Kirchoff 20 R.n = RB (hfc + BRE)/(RB + h!c + BRE) (1.17) Al sustituir h¡e = Bh¡b se obtiene RB (hib + RE)/(RB/Í3 + h¡b + RE) (1.1 8) Si RB es despreciable comparada con BRE, la ecuación (1.17) se puede simplificar como : Rcn = RB (1.19) La ecuación (1.18) es la forma larga de la ecuación y requiere sólo una aproximación, esto es, B » 1. La ecuación (1.19) está en forma corta porque requiere la aproximación adicional de que RB « BRE, que a menudo se expresa como : R B <0.1BR E . Ganancia de tensión, Ay La anancia de tensión se encuentra de la definición La relación de corriente aplicada a la salida de la figura 1 . 1 6(c) da el signo negativo resulta de la dirección opuesta de B/s con respecto a /¿, entonces PR L Í D ZT- V — RL v¡ R L +RC A Se desea obtener una expresión para Av que no contenga otras variables. Esto es, se necesita eliminar iB y Vi de la ecuación anterior. Aplicando una serie de sustituciones y reemplazos se llega a: Av = -BCRL |]Rc) / (h[e + Av / BRE) + RE) 21 (1.20) Si h¡b « RE, la ecuación se reduce aún más hacia la forma corta dada por la ecuación (1.21) Av = ~CMRc)/RE 0.21) Ganancia de corriente, Ai La ganancia de corriente se encuentra a partir de la fórmula de ganancia de impedancia: Ai = R c n Av/R L Sustituyendo Av y 'Ren de las ecuaciones (1.18) y (1.20), se obtiene la forma larga de ganancia de corriente de la ecuación (1.22) (1.22) Si RB « BRn y h¡b « RE, la ganancia de corriente se simplifica a la expresión en forma corta de la ecuación (1.23): RL)] (1.23) Resistencia de salida, Ro Como se muestra en la figura 1.15, en el circuito equivalente para el transistor, el circuito de salida contiene un generador de corriente ideal en paralelo con una resistencia de valor 1/ho. la fuente de corriente ideal exhibe una impedancia infinita, ya que se mide la resistencia de salida con la entrada en circuito abierto (es decir, IB — O mA). la resistencia de salida para el transistor en emisor común es entonces Por lo general, el parámetro h^ es bastante pequeño como para ser despreciado en los cálculos, de modo que la magnitud de la resistencia de salida del transistor se vuelve 22 infinita, el valor de Iv se puede determinar consultando las especificaciones del transistor. La resistencia de salida, Ro, de un amplificador en Emisor Común es RC cuando r0 es grande. Muchos de los transistores de unión tiene una r0 superior a 50 1.1.6.1.2 DETERMINACIÓN GRAPICADE LOS PARÁMETROS HÍBRIDOS Utilizando derivadas parciales, podemos demostrar que la magnitud de los parámetros h para el circuito equivalente del transistor con pequeña señal en la región de operación para la configuración EC puede encontrarse utilizando las siguientes ecuaciones: hie = 8vi / 8¡i = SVBE / 5*t ~ AVBE / AÍB (1.24) con VCE = cíe. hre = Svi / 5V2 = SVBE / §VCE ~ AVBE / AVCE (1.25) con IB = cíe. hfe = 5¡2/8¡i = 8 i e /S¡B«A¡ c /AiB (1.26) con VCE = cte. hoe = 5¡2 / 6v2 = 5¡c / SVCE ~ A¡c / AVCE ( 1 .27) con ÍB = cte. Los valores constantes de VCE e IB en cada caso se refieren a una condición que debe cumplirse cuando los diversos parámetros son determinados de las características del transistor. Los parámetros hie y hre se determinan de las características base-emisor o de entrada, mientras que los parámetros h^ y h^ se obtienen de las características de salida o características de colector. El primer paso para la determinación de cualquiera de los cuatro parámetros híbridos es encontrar el punto de operación quiescente2. En la ecuación (1.26) la condición VCE = constante requiere que los cambios en la corriente de base y la corriente de colector se tomen a lo largo de una línea vertical dibujada a través del punto 2 Punto de trabajo del amplificador/ punto Q 23 Q que representa un voltaje colector-emisor fijo. Ic(mA) 80 70 60 50 A 1 cvi» h °<s> 40 D 30 *ú B r 20 10 *^~ IB=Oj^A s 1 5 10 VeEO .5 20 1 Veo VciífV) AV,C.P. Fig. 1.17 Determinación de hre y hoe En la figura 1.17 el cambio en ÍB se eligió para que se extendiera desde IBI a Isa a lo largo de la línea perpendicular en VCE, (puntos A y B). El cambio correspondiente en ic se encuentra entonces dibujando líneas horizontales desde las intersecciones de IBI e Is2 con VCE = constante sobre el eje vertical. Todo lo que queda es sustituir estos valores en la ecuación (1.26) para calcular h^, en dicha figura, considerando una línea constante de ÍB, como lo requiere la ecuación (1.27) para hoc. Un cambio en VCE se eligió entonces (puntos C y D)3 y el cambio correspondiente en ic se determina dibujando líneas horizontales al eje vertical en las intersecciones de ÍB — constante. Reemplazando estos valores en la ecuación (1.27) se determina h^. Para determinar los parámetros h¡e y hre el punto Q debe encontrarse primero en las características de base o entrada como se indica en la figura 1.18. Para h¡e, se considera una curva característica cuyo VCE permanezca constante a través del punto Q como se 24 requiere en la ecuación (1.24). Un pequeño cambio en VBE, resulta un cambio correspondiente en iB. Reemplazando estos valores en la ecuación (1.24) se determina h¡e. • El último parámetro hre, puede encontrarse dibujando primero una línea horizontal a través del punto Q5 manteniendo constante IB como lo requiere la ecuación (1.25). La elección natural entonces es escoger una cambio en VCE y encontrar el cambio resultante en VBE como se indica en la figura 1.18. Reemplazando estos valores en la ecuación (1.25) se determina hrc. O 0.2 0.4 0.6 Fig. 1.18 Detemiiníición de h^ y lv 1.1.7 RECTA DE CARGA DE AC PARA LA CONFIGURACIÓN EMISOR COMÚN Un amplificador de transistor de una sola etapa en EC tiene la forma mostrada en la figura 1.19, donde RL es la carga y se encuentra acoplada al amplificador mediante los capacitores de paso, estos capacitores son circuito abiertos para DC y cortocircuitos para AC (en la región de operación de frecuencias medias que se trata aquí). . 25 ce DC RC Fig. 1.19 Etapa de amplificación en AC para EC La resistencia en el circuito colector-emisor para operación en DC es Re + RE, la cual se define como RDC- Cuando la carga se acopla al transistor a través de un capacitor, la resistencia en AC es diferente. Bajo condiciones de AC, la resistencia en el circuito colector-emisor es: (1.28) Para el caso anterior se considera despreciable la resistencia existente entre la juntura colector-emisor del transistor, debido a que no es comparable con los valores Re, RE y RL del amplificador. Nótese que para operación en AC, la terminal Vcc se conecta a tierra. Si el resistor de emisor se pone en corto con un capacitor, entonces la resistencia en AC es sólo : R3c = RL]|Rc (1.29) La línea de carga de AC tiene una pendiente de -l/Rac. Como una entrada en AC igual a cero coloca el punto de operación en el punto Q, la línea de carga interseca la línea de carga de DC en el punto Q. si la señal de entrada es pequeña, el punto Q debería 26 localizarse normalmente para minimizar la corriente de colector estacionaria. Al diseñar dichos circuitos se eleva el valor de ICQ por arriba del punto cero lo suficiente para permitir una reproducción lineal de la señal de entrada (es decir, sin distorsión por entrar en la región de corte). Bajo esta condición, el transistor disipa menos potencia que si el punto Q estuviese localizado en la mitad de la línea de carga de AC. La línea de carga en DC que se determinó anteriormente, esta dada por la ecuación RE+RC + Vcc RE+RC (1.30) como los capacitores de acoplamiento son circuitos abiertos en DC, esta línea de carga se aplica al circuito de la figura 1.19. La linea de carga se gráfica en las curvas características de la figura 1.20. A continuación se repiten las definiciones de resistencia en AC y DC. Rjc = resistencia total alrededor del lazo colector-emisor bajo condiciones de DC (los capacitores se consideran circuitos abiertos). Rae = resistencia total alrededor del lazo colector-emisor bajo condiciones de AC (las fuentes de DC se hacen cero y los capacitores se consideran cortocircuitos). Para el circuito de la figura 1.19, se tiene Rd. = RE + RC Rac = RL RC + RE (1.31) (1-32) La ecuación para la línea de carga en DC es entonces (1.33) El punto Q, se ubica tanto en la línea de carga de AC como en la de DC. La línea de carga de AC pasa a través del punto Q y tiene una pendiente de -l/Rac. Esta pendiente es de mayor magnitud que la de la línea de carga de DC. La línea de carga de AC se gráfica en la figura 1.20. 27 Línea de carca de ca con pendiente = -ñ— \a de carga de cd con pendiente = V /\. 1.20 Línea de carga para AC y DC La intersección de la línea de carga de AC con el eje ic es entonces + ICQ I'c ~ (1.34) La intersección de la linea de carga de AC con el eje Voz es, con ic ~ O, (1.35) Si se desea diseñar el amplificador para máxima excursión en la tensión de salida, el punto Q se debe colocar en el centro de la línea de carga de AC. Es cuestión de geometría colocar el punto Q para máxima excursión. Para garantizar que la señal amplificada no sufra recortes ni distorsiones, tendremos que utilizar la figura 1.21. En esta figura podemos visualizar que se producen recortes por las siguientes razones; 28 Si Vin supera O1 Si Vo es mayor que Vcc1 Si existe intersección entre 1 y 2 Para que no existan recortes entre la señal de entrada y salida se debe considerar: VcE-Vop + Vip + Vca.1 (1-36) El VcEsat es el voltaje que debe existir entre colector y emisor para que no exista distorsión. VcGsumín^ 0.3 V. Para garantizar que el transistor no llegue a la región de corte (Ic-0). ICQ ^ icp V R c /Rc>V 0 1 ) /R L ' Fig, 1.21 Señal de entrada y salida de un amplificador con TBJ en la configuración Emisor Común (1.37) Re VRc > —- V0p K.L' Esta ecuación nos garantiza que no exista distorsión debido a la corriente de colector. Para que no se produzca distorsión de la señal por la corriente de emisor se tiene: EQ (1 -3 S) R_E VÉ > — V¡np RE- (1.39) Para diseñar el valor de la fuente se tendría lo siguiente: V cc l > VE + V op H-V ip + VcESat + VRc (1.40) Para propósitos de diseño se tiene: Vcc=1.2Vcci 30 (1.41) 1.2 TRANSISTOR DE EFECTO DE CAMPO 1.2.1 DESCRIPCIÓN GENERAL. El Transistor de Efecto de Campo (FET: field-effect transistor) es un dispositivo unipolar debido a que la corriente se debe a los portadores mayoritarios. Opera como un dispositivo controlado por voltaje, ya sea con corriente de electrones en un FET de canal n o con corriente de huecos en un FET de canal P. Pueden hacerse unas cuantas comparaciones generales entre los dispositivos FET y BTJ y los circuitos resultantes. 1. Los FET son dispositivos sensibles a la tensión con alta impedancia de entrada (del orden de 107 a 1012 O. ). Como esta impedancia de entrada es considerablemente mayor que la de los TBJ3 se prefieren los FET a los TBJ para la etapa de entrada de un amplificador multietapa. 2. Los FET generan un nivel de ruido menor que los BTJ. 3. Los FET son más estables con la temperatura que los TBJ. 4. Los FET son, en general, más fáciles de fabricar que los TBJ pues suelen requerir menos pasos de enmascaramiento y difusiones. 5. Los FET se comportan como resistores variables controlados por tensión para valores pequeños de tensión drenaje a fuente. 6. La alta impedancia de entrada de los FET tiempo suficiente para permitir su les permite almacenar carga el utilización como elementos de almacenamiento. 7. Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes. 8. La respuesta en frecuencia de los FET es pobre debido a la alta capacitancia de entrada. 9. Algunos dispositivos de FET presentan una linealidad muy pobre. 10. Los FET se pueden dañar al manejarlos debido a la electricidad estática. 31 1.2.2. TIPOS DE FET. Se consideran tres tipos principales de FET: 1. FET de unión (JFET) 2. FET metal-óxido semiconductor de empobrecimiento (MOSFET de enriquecimiento (MOSFET de empobrecimiento) 3. FET metal óxido semiconductor de enriquecimiento). 1.2.3. OPERACIÓN Y CONSTRUCCIÓN BEL JFET A diferencia del TBJ, el FET tiene una unión pn en vez de dos. En la figura 1.22 se muestra un esquema de la estructura física del JFET. El JFET de canal n, mostrado en la figura 1.22 (a), se construye usando una barra de material n con dos partes de material p difundidos en ella. El JFET de canal p se elabora empleando una barra de material tipo p con regiones difundidas tipo ??, como se muestra en la figura 1.22(b). Región Región n (a) Canal n (b) Canal p Fig. 1.22 Estructura física del JFET Para entender cómo opera el dispositivo, se conecta el JFET de canal n de la figura 1.22(a) a un circuito externo. Se aplica una fuente de tensión, VDD, al drenaje. Una fuente de tensión compuerta., VGG, se aplica a la compuerta. Esta configuración se muestra en la figura 1.23 (a). 32 (b) (a) Fig. 1.23 Funcionamiento del JFET VDD proporciona una tensión drenaje a fuente, VDS, que provoca una corriente de drenaje, ÍD, del drenaje a la fuente. La corriente de drenaje, ID, que es idéntica a la corriente de fuente, existe en el canal rodeado por la compuerta de tipo p. La tensión compuerta a fuente, ves, que es igual a -Vcc, crea una región desértica en el canal, que reduce el ancho de éste y por tanto aumenta la resistencia entre drenaje y fuente. Como la unión compuerta-fuente está polarizada en inverso, el resultado es una corriente de compuerta nula. Si consideramos inicialmente la operación de un JFET con vas ™ O, como se muestra en la figura 1.23 (b), la corriente de drenaje, iD} a través del canal n del drenaje a la fuente provoca una caída de potencial a lo largo del canal, con el potencial más alto en la unión drenaje-compuerta. Esta tensión positiva en la unión drenaje-fuente polariza en inverso la unión/;/? y produce una región desértica, como se ilustra en el área sombreada de la figura 1.23 (b). Cuando se incrementa VDS, también aumenta la corriente de drenaje, ¡D, como se muestra se en la figura 1.24. El resultado de esta acción es un aumento de la región desértica y de la resistencia del canal entre el drenaje y la fuente. Conforme aumenta VDS, se alcanza un punto donde se forma una región desértica a través de todo el canal 33 y la corriente de drenaje alcanza su punto de saturación. Si se aumenta v$s más allá de este punto, /D permanece constante. El valor de la corriente de saturación de drenaje con Vos - OV es un parámetro importante y se denomina comente de drenaje de saturación^ IDSS- 1.2.4 Curvas Características en el JFET. Del mismo modo que para un TBJ, en los JFET se presentan un conjunto de curvas características que pueden ser graneadas en forma paramétrica. 1.2.4.1 Característica de Salida del JFET. En el caso del TBJ, las curvas características (je vs. VCE) tienen a /# como parámetro. El FET es un dispositivo controlado por voltaje y se controla mediante VGS. En la figura 1.24 se muestran las curvas características (¡D vs. VDS) tanto para un JFET de canal n como para uno de canal p, y la simbología correspondiente. = OV = OV foss ÍDSS = -1 V VGS = + 1 V VGS = -2 V VGS =+2 V TD ?D > AS G' (a) Canal n (b) Canal p Fig. 1.24 Simbología y Característica (1D vs. VDS) 34 de un XFET VDS Conforme se incrementa VGS (más negativo para un canal n y más positivo para un canal p) se forma la región desértica y se cierra para un valor menor que ¡D. Por tanto, para el IFET de canal n de la figura 1.24(a), la /¿> máxima se reduce desde IDSs conforme VGS se hace más negativo. Si VGS disminuye aún más, se alcanza un valor de VGS después del cual i& será cero sin importar el valor de VDS- Este valor de VGS se denomina VGSOFF, o tensión de estrangiikmiienlo (\?p). El valor de VP es negativo para un IFET de canal n y positivo para un JFET de canal p. 1.2.4.2 Características de Transferencia del JCFET. Otra forma de la característica del dispositivo es la curva de característica de transferencia, la cual es una curva de la corriente de drenaje, IDa como función del voltaje de compuerla-fuente, VGS, para un valor constante del voltaje drenaje-luente, VDS. Como se observa en la figura 1.25, se presentan dos puntos importantes de la curva de transferencia : los valores IDSS y VP. Cuando estos puntos están fijos, el resto de la curva puede observarse sobre la característica de transferencia u obtenerse de consideraciones teóricas del proceso físico que ocurre en el JFET, lo que conduce a la relación3: 1- 1 V V que representa la curva de la característica de transferencia de la figura 1.25. Hay que notar que cuando VGS — OV, ID = IDSS y que cuando ID = OA, VGS = VP, como se observa sobre la característica de transferencia. Para aquella región en que ÍD se vuelve constante puede usarse la ecuación: Esta expresión, conocida como ecuación de Shockley se aplica por encima de la región de oclusión en el JFET. 3 35 VDS(sal) - Vgs + V (1.43) Fig. 1.25 Característica de transferencia del JFET (Canal N) En la figura 1.26, se muestran las características de transferencia y las características (/DVS. VDS) para un JFET de canal n. Se granean con el eje //> común. Conforme VGS se vuelve más negativo, el estrangulamiento se produce a menores valores de v^s y la corriente de saturación se vuelve más pequeña. La región úül para operación lineal es por arriba del estrangulamiento y por debajo de la tensión de ruptura. En esta región, ÍD está saturada y su valor depende de VGS, de acuerdo con la ecuación 1.42 o con la característica de transferencia. Las curvas características de transferencia (ID vs. VGS) para el JFET, que se muestran en la figura 1.26, son diferentes de las curvas similares para el TBJ: el FET es un dispositivo controlado por tensión, mientras que el TBJ es controlado por corriente. El parámetro de control para el FET es la tensión compuerta-fuente en lugar de la corriente de base, como en el TBJ. Existen otras dos diferencias entre el JFET y el TBJ. Primero, el espaciamiento entre pares de curvas paramétricas para el FET no está relacionado de manera lineal 36 con el valor del parámetro de control. Así por ejemplo, en la figura 1.26 la distancia entre la curva con vGs = O V y la curva con VGS ~ -1 V no es la misma que entre la curva con vG5 - -1 V y VGS — -2 V. Esto contrasta con las curvas para el TBJ, donde existe una relación más lineal. Frontera entre las regiones óluuica y activa ] ioss --- ! VGS = 0 V f\ Región 1 i activa i -1V ^7 [ ií f -2V Región de Ruptura r / 10 r ¿f / i i 15 BV,GDS (a) Característica de Transferencia (b) Característica (iD vs. VGS) Fig. 1.26 Características del JFET La segunda diferencia se relaciona con el tamaño y la forma de la región óhmica de las curvas características. Se observa que el ancho de dicha región para el JFET es función de la tensión compuerta a fuente. Conforme disminuye la magnitud de la tensión compuerta a fuente, aumenta el ancho de la región óhmica. Se observa también en la figura 1.26 que la tensión de ruptura es función de la tensión compuerta a fuente. De hecho, para obtener una amplificación de señal razonablemente lineal, se debe utilizar solo un segmento relativamente pequeño de estas curvas; el área de operación lineal se encuentra en la región activa. La región entre el estrangulamiento y la ruptura se denomina región activa, región de operación del amplificador, región de saturación o región de estrangulamiento. La región óhmica del FET puede usarse cuando se desea un resistor variable y en aplicaciones de conmutación. 37 La tensión de ruptura es función de VGS así como de VDS. Conforme aumenta la magnitud de la tensión entre compuerta y fuente (más negativa para el canal n y más positiva para el canal p), disminuye la tensión de ruptura. Con VGS ~ Vp, la corriente de drenaje es cero y con VGS — O, la corriente de drenaje se satura a un valor dado por: ÍD = IDSSJ donde Ij>ss es la corriente de saturación drenaje a fuente. La corriente de saturación drenaje a fuente, IDSS'^S función de la temperatura, así; lDss = KT3/2 (1.44) donde K es una constante de proporcionalidad. La tensión de estrangulamiento es una función aproximadamente lineal de la temperatura (como es el caso de la corriente base-emisor en el TBJ); portante: = -k p AT j j donde (1.45) mV kp«2—r v_» 1.2.5. Parámetros del JFET. Los fabricantes especifican varios parámetros para describir el dispositivo JFET y brindar los datos necesarios para la selección entre distintas unidades. Algunos de los parámetros más útiles que se especifican son: 1. IDSS, la corriente de saturación drenaje-fuente. 2. VP = Vcscapagudo), el voltaje de oclusión o el voltaje de apagado de compuertafuente. 3. BVcss, el voltaje de ruptura del dispositivo con el drenaje-fuente en corto. 4. gni = grsj la transconductancia del dispositivo. 5. ^(encendido), la resistencia drenaje-fuente cuando el dispositivo conduce. 38 Otra serie de parámetros relacionados con la capacitancia del dispositivo, el voltaje de ruido, el número de veces que se enciende y apaga y el manejo de potencia, suelen proporcionarse también en las hojas de especificaciones del fabricante. Corriente de Saturación de drenaje fuente, Iüs;i La corriente de Saturación de drenaje fuente, IDSS, corresponde a la corriente a la cual se obstruye el canal- cuando la compuerta-fuente se pone en cortocircuito (Vos = 0). Si el IFET es para señales pequeñas, esta corriente es casi siempre del orden de miliamperios. Voltaje de corte de compuerta fuente, V?. El Voltaje de corte de compuerta-fuente, Vp, es aquel voltaje al cual se corta o cierra el canal de drenaje- fuente, y da por resultado esencialmente la ausencia de corriente de drenaje. Voltaje de ruptura de compuerta fuente, El valor de voltaje de ruptura indica un valor límite de voltaje entre la fuentecompuerta, arriba del cual la corriente del dispositivo debe limitarse mediante un circuito externo, de lo contrario, el JPET puede dañarse en forma permanente. El valor de Voltaje de ruptura de compuerta fuente, BVoss proporciona un valor de voltaje límite que se utiliza en la selección del voltaje de la alimentación del drenaje. Transcoaductancia de transferencia directa de fuente común, gm. El parámetro de Transconductancia de transferencia directa de fuente común, gm, es una indicación de la amplificación del JPET. Matemáticamente expresa la relación: 39 aD AÍD (1.46) Avüs = constante Aplicando a la anterior relación la ecuación (1.42), puede obtenerse el valor numérico de gm del siguiente modo; g =g í l— VG ^ • (1.47) donde El valor gm0 es el parámetro de ganancia de AC máximo del IFET que ocurre en una polarización de VGS = OV. En cualquier otra condición de polarización., el valor de gm es menor. La transconductancia gm, no permanece constante si cambia el punto Q. Esto se puede ver por la determinación geométrica de gm a partir de las curvas de transferencia características. Conforme cambia iD, varía la pendiente de la curva de transferencia característica de la figura 1.25, cambiando por tanto gm. Resistencia dinámica en inverso, ros La Resistencia dinámica en inverso, ros, se define como el inverso de la pendiente de la curva (ÍDV* VDS) en la región de saturación: Ai D AvDS S ^constante (1.49) Como la pendiente de esta curva es muy pequeña en la región activa, ros es grande. 40 1.2.6. Circuito Equivalente, gm y rDs Usando las ecuaciones (1.46) y (1.49) se puede obtener la expresión siguiente: (1.50) AiD = gm Aves + AvDs / rDs la cual conduce al circuito equivalente mostrado en la figura 1.27 (a). Debido a que ros es muy grande, por lo general se puede utilizar el circuito equivalente simplificado de la figura 1.27 (b) para determinar el desempeño en la región activa de un JFET. La ecuación 1.50 se convierte ahora en: (1.51) AiD =g ra Av GS ¿D D D í=—o ÍTflVGs G- s (a) Incluyendo (b) Simplificado Fig. 1.27 Circuito equivalente FET 1.2.7. Polarización del JFET La polarización de corriente continua en un dispositivo JFET requiere establecer el voltaje compuerta-íuente, lo cual produce la corriente de drenaje que se desea. En un JFET la corriente de drenaje está limitada por la corriente de saturación, IDss; además tiene una impedancia tan alta cuando se mira hacia la compuerta que el voltaje DC de la compuerta fijado por un voltaje fijo de batería o un divisor de tensión no es afectado o cargado por el FET. . La polarización fija DC permite ajustar el voltaje de polarización inverso de compuerta-fuente como en la figura 1.28. La fuente VGG se utiliza para fijar el voltaje 41 de polarización inverso VGS sin que se produzca corriente a través de RG o la terminal de la compuerta. I G =OA Puesto que la compuerta-ñiente está polarizada en forma inversa, no hay corriente a través de esa unión. No pasa corriente DC por el capacitor C3 de modo que no se produce corriente a través del resistor RG. La fuente proporciona un voltaje VGS para polarizar el JFET (canal N ó canal P), pero no se consume ninguna corriente resultante desde dicha fuente, VGG. La resistencia RG se incluye para permitir que cualquier señal de AC aplicada a través del capacitor C se desarrolle en RG. En tanto que cualquier señal de AC se desarrollará en RG, la caída de voltaje DC a través de RG es: +VDD o RD V¡ o 1 r GS — VGG Fig. 1,28 Amplificador en base a FET El voltaje compuerta-fuente VGS es entonces : -O = V,GG 42 DS La corriente ID se fija según VGS de acuerdo a la ecuación de Shockley (1.42). Esta corriente produce una caída de voltaje a través de la resistencia RD ~I 1.2.7. Configuraciones de amplificadores con JFET. De igual forma que para los TBJ, se pueden lograr las tres configuraciones de manera similar. Dependiendo de donde se encuentra la entrada y salida de AC se pueden definir tres tipos de configuraciones; Configuración Fuente Común. En esta configuración la señal de entrada se encuentra en la compuerta, la salida en el drenaje y el terminal común es la fuente. ce CD CE RL Fíg. 1.29 Configuración en Fuente Común 43 Configuración Drenaje Común En esta configuración la señal de entrada se mantiene en la compuerta, la salida es por la fuente y el terminal común es el drenaje. RD Ge } ) n-, ^ > CD \{ . RG K Rs ^ Ri_ i Vo Y Fig. 1.30 Configuración Drenaje común Configuración Compuerta Común, 'ce RD v Fig, 1.31 Configuración Compuerta común 44 En este caso la señal de entrada se encuentra en la fuente, la salida por el drenaje y el terminal común es la compuerta. 1.2.9 Análisis de pequeña señal del JFET Para este análisis se usará la configuración de amplificación Fuente Común, como se indica en la figura 1.32(a). Utilizando el circuito equivalente AC del JFET, la figura 1.32(b) muestra el circuito correspondiente AC para el amplificador indicado. + Vcc ~VGG Vi (a) Configuración circuital G -j- i en V: (b) Circuito Equivalente Fig. 1.32 Amplificador Fuente común Se supone que TDS es grande comparada con Rofl despreciar. . 45 , por lo que se puede Usando el gráfico 1.32 (b) se puede establecer la primera ecuación a partir del circuito de compuerta: Vg, = V¡ - RS ÍD = V; - RS gm Vgs (1.52) de donde: v: (1.53) La tensión de salida, v0, está dada por • O" V. om v i (1.54) La ganancia de tensión, Ay, es: y RL R (1-55) V: La resistencia de entrada y la ganancia de corriente están dadas por: Ai = io AvR, R (1.56) R om 46 CAPITULO 2 DISEÑO DEL EQUIPO DE PRUEBA DE AMPLIFICADOR A TRANSISTOR (EPAT) 2.1 DESCRIPCIÓN GENERAL DEL EQUIPO 2.2 GENERADOR DE SEÑAL INTERNO 2.3 CIRCUITO DE TEMPORIZACIÓN 2.4 CIRCUITO DE BARRIDO 2.5 CIRCUITOS ESPECÍFICOS PARA TBJ 2.6 CIRCUITOS ESPECÍFICOS PARA JFET 2.7 CIRCUITO DE ALIMENTACIÓN GENERAL SINCRONISMO Y 2.1 DESCRIPCIÓN GENERAL DEL EQUIPO El Equipo de Pruebas de Amplificadores a Transistor "EPAT" representa un considerable avance en la enseñanza de las características de los transistores. Usado conjuntamente a un osciloscopio de rayos catódicos, ORC, el EPAT provee una demostración gráfica de varías características de un amplificador implementado en base a transistores bipolares (TBJ) o transistores urujuntura (JFET). El EPAT permitirá visualizar' en forma simultánea las características de entrada y salida, punto de operación y formas de onda del amplificador realizado en base al dispositivo de prueba (TBJ ó JFET). La estructura básica del "EPAT" se encuentra dividida en dos secciones, una sección de estímulos, la cual provee de voltajes y corrientes, que son aplicados al dispositivo bajo estudio; y una sección de mediciones, la cual toma una muestra o medida de los efectos que producen los estímulos. Para poder visualizar cualquier curva característica de los transistores necesitamos utilizar el ORC en la condición X vía B(4) , de modo que cada canal del osciloscopio provea las formas de onda necesarias, dependiendo de la señal que se quiera obtener. ; > ¡> :. . . . n-euAttR,OTIT: I€U AJ^RAVOTE ...:. w D a PM YQ LTA, TF 'NE 3ATT^0 ..vr LTA TF PÜ SJLTil '0 .. id. _*«... g :— mc-i ADRAKTI ~v-euADR,^rnE 3"3 O >• Fig. 2.1 Disposición de la pantalla del osciloscopio para la condición X vía B 4 La mayoría de osciloscopios disponibles en el mercado presentan dos canales de entrada denominados a y b aplicados a las placas deflectoras Y, siendo además visibles simultáneamente, y brindan la posibilidad que uno de ellos reemplace a la unidad de base . de tiempos en las placas deflectoras X, mediante la opción denominada X via b. 47 Valiéndonos de la pantalla del osciloscopio en la condición X vía B, y considerando el centro de la pantalla como eje de coordenadas y referencia, como se indica en la figura 2.1, el esquema de presentación de las diferentes curvas en la pantalla del osciloscopio en la condición X VIA B, será el siguiente; Para un TB J: • Dividiendo en cuatro cuadrantes la pantalla del osciloscopio., la curva característica del transistor (Voz en función de Ic) se visualizará en el primer cuadrante para un transistor NPN y en el tercer cuadrante para un PNP. Superpuesta a esta curva se tendrá la recta de carga que presente el amplificador en la configuración Emisor Común. Con esta recta, se podrá determinar el punto de trabajo Q óptimo5 del amplificador. • La característica de entrada del amplificador (VBE en función de IB) para un NPN se visualizará en el segundo cuadrante, y para el caso de un PNP en el cuarto cuadrante. • La señal de base que entra al amplificador en Emisor Común, para un NPN se encontrará en el tercer cuadrante, y para un PNP en el primer cuadrante. • La señal de salida del amplificador, para un NPN se visualizará en el cuarto cuadrante, y para un PNP en el segundo cuadrante. Esta señal puede ser manipulada externamente para obtener ganancias variables del amplificador. El gráfico 2.2(a) ilustra de manera aproximada la forma de distribución de los trazos apreciados en el ORC para un transistor NPN. La figura 2.2(b) indica los mismos trazos para el caso de un transistor PNP. Punto Q óptimo de trabaj o : ' se refiere a los valores de voltaj e y corriente de polarización del amplificador que permiten obtener una señal de salida para el amplificador libre de distorsión. 5 48 2.2(a) 2.2(b) Fig. 2.2 Distribución de formas de onda del EPAT para : (a) Lraiisistor NPN, (b) transistor PNP Para un JFET La curva característica del JFET (Vos en función de ID), para un canal N se visualizará en el primer cuadrante, y para un canal P en el tercer cuadrante. La característica de transferencia del JFET (Ves en función de ID), para un canal N se podrá observar en el segundo cuadrante., y para un canal P en el cuarto cuadrante. Superpuesta a ésta, se tendrá la recta de carga del amplificador en Fuente Común. Observando la intersección de esta dos curvas, se podrá determinar el punto de trabajo óptimo Q del amplificador. La señal de compuerta que entra al amplificador en la configuración Fuente Común, para un canal N se observará en el tercer cuadrante, y par un canal P en el primer cuadrante. * La señal de salida del amplificador, para un canal N se visualizará en el cuarto cuadrante, y para un canal P en el segundo cuadrante. Esta señal puede ser manipulada externamente para obtener ganancias variables del mismo. En las figuras 2.3 (a) y 2.3 (b) se aprecia la distribución de curvas visualizadas en el ORC para el caso de JFETs canal N y P respectivamente. 2.3(a) 2.3(b) Fig. 2.3 Distribución de las formas de onda para un JFET : (a) Canal N, (b) Canal P 50 El EPAT puede aceptar como entrada al amplificador, una señal externa al equipo o una señal generada internamente. Con cualquiera de las dos señales, se realiza a continuación un proceso de sincronización (detector de cruce por cero), el cual permite generar un reloj básico para poder manipular a los otros dispositivos. Con los relojes generados a partir del reloj básico, podemos manipular circuitos multiplexores de señales. Estos circuitos nos permitirán realizar una adecuada conmutación de señales a los terminales de los transistores, y nos permitirán a su vez poder visualizar en la pantalla del osciloscopio todas las curvas características, realizando una adecuada multiplexación de los dos canales del osciloscopio. El equipo incluye una señal de barrido que será útil en la visualización de las señales periódicas como función de tiempo en la pantalla del osciloscopio. El EPAT permite determinar en forma directa algunas características fundamentales del transistor de paieba, tales como: • El estado del transistor (defectuoso o no). • Respuesta de frecuencia del transistor (dentro del rango de frecuencia del equipo). • El punto de trabajo Q óptimo del amplificador, en una configuración determinada. • Determinación de B en caso de TBJ, y de gmo en caso de JFET. • Distorsión de las formas de onda del amplificador por efectos de temperatura o por variación de condiciones de polarización. 2.1.1 CARACTERÍSTICAS TÉCNICAS FUNDAMENTALES Dentro de las características técnicas del equipo, haremos referencia a la corriente de consumo, ancho de banda y a los niveles de voltaje tanto en AC como en DC que requiere el "EPAT", además incluiremos las ganancias máxima y mínima de los amplificadores. 51 Para facilitar dichas especificaciones, presentaremos a continuación un tópico que explica por detallado los requerimientos del sistema. 2.1.2 DIAGRAMA DE BLOQUES DEL EQUIPO La figura 2,4 muestra el diagrama de bloques generalizado del sistema a diseñarse. En él se pueden identificar las diferentes etapas del circuito: Polarización. Este circuito utilizará circuitos reguladores de voltaje positivos y negativos para proporcionar valores como: +5V3 +8V3 variable de +2V a +8V, +6V, -5V, -8V, variable de -2V a'-8V, necesarios para la polarización de todo el equipo. Generador Senoidal Interno-Externo, Esta señal servirá como entrada al amplificador, para habilitar uno de ellos, se utilizara un selector de 2 posiciones. El generador interno se lo diseñará en base a un circuito generador de precisión de onda XR2206 en una determinada configuración. El ancho de banda del generador interno será desde 400Hz hasta SOKHz, y la amplitud de la señal senoidal variará entre 100 mVpp a 3 Vpp. La etapa de Sincronización, consiste de un circuito detector de cruce por cero, que se lo realiza utilizando básicamente amplificadores operacionales. El circuito general de Barrido, consta de un circuito básico de instrumentación, el cual utiliza un pulso que permite cargar y descargar a un capacitor. El Contador, realizado en base a un circuito integrado CMOS CD4040, el cual permite dividir la frecuencia de entrada de reloj hasta 12 veces. La polarización que maneja este chip es de +6V aproximadamente. El Generador de Escalera, es un circuito específico que utiliza el transistor, para obtener su característica de salida. Se lo realiza en base al circuito integrado 4051, el cual multiplexa 8 entradas en una. 52 <—' 2 w a < t-1i-!: *°feo £ _r «,? i—' t, A. : <u „, U • t_J ^, 'vT^ ^~^-i^s^-T S-D O S \ ..S.. Fig. 2.4 Diagrama de bloques del Equipo 53 o "d O ra^ aJ ^ a^ 0^ 'u 'D La etapa del Amplificador, que para el caso del TBJ usa la configuración en Emisor Común, y para el JFET la configuración en Fuente Común. Esta etapa utiliza polarizaciones variables positivas y negativas de +2V hasta +8V; y de -2V hasta -8V respectivamente, permitiendo además la variación del punto de trabajo del amplificador haciendo uso de potenciómetros manipulados externamente. La etapa que permite obtener la Característica de Salida del transistor ; Ic = f(VcE3 -^ •^? IB) ó ID = Í(VDS, la), requiere que una señal de tipo rampa sea aplicada al colector o drenaje del dispositivo. Además utiliza una señal de escalera que se aplicará a la base o compuerta del transistor. El generador de paso puede producir pasos de corriente, los cuales son aplicados a la base del transistor bipolar., o pasos de voltaje que son aplicados a la compuerta del JFET. Estos pasos ocurren a una tasa de un paso por ciclo de señal de diente de sierra. Para este caso, el canal vertical tomará muestras de corriente, valiéndose de un resistor colocado en el colector o drenaje; mientras que el canal horizontal tomará muestras de voltaje. El voltaje medido puede ser VCE para un TBJ o VDS para un JFET. * Los circuitos que permiten obtener la Característica de Entrada del TBJ IB = flVsE, ^CE) y ^a Característica de Transferencia del JFET ID = f(Vcs3 VDS), requieren para tal propósito que una señal de barrido sea aplicada a la base o compuerta del transistor, y además se apliquen voltajes DC constantes al colector o drenaje. Para ambos casos el canal horizontal del osciloscopio tomará muestras de voltaje, mientras que el canal vertical tomará muestras de corriente. ~^k A continuación se presenta un bloque completo que representa la etapa de -. Muítiplexación de Señales, la cual es indispensable para poder visualizar simultáneamente todas las curvas de los transistores descritas anteriormente. Esta etapa está compuesta por 3 etapas fundamentales; a) Mux Recta de Carga, la cual nos permite mediante una adecuada conmutación visualizar simultáneamente en el osciloscopio: la señal de base o compuerta (según 54 <*> el dispositivo), señal de salida y la recta de carga del amplificador en estudio. Esta multiplexación se la realiza utilizando el circuito integrado 4053, el cual se encuentra manejado por relojes de 1/4 y 1/8 veces la frecuencia del reloj básico. b) Mux Terminales del Transistor, el cual nos permite multiplexar (conmutar) temporalmente los distintos estímulos (voltajes y corrientes) que ingresan o salen de los terminales del transistor en estudio, todo esto nos sirve para poder visualizar simultáneamente en el osciloscopio las diferentes curvas características del transistor en estudio. Esta multiplexación se hace utilizando el multiplexer 4052, el cual es controlado por relojes de 1/32 y 1/64 veces la frecuencia del reloj básico. c) Mux Salida al Osciloscopio, etapa culminante, puesto que nos permite visualizar en el osciloscopio las 5 curvas "simultáneamente" del dispositivo en estudio. Al igual que en la etapa anterior la conmutación usa el circuito integrado 4052 y los relojes son de 1/32 y 1/64 veces la frecuencia básica. Cabe dar nota que todos los circuitos integrados multiplexadores de señal utilizados en este equipo, se alimentan con una polarización de +8V y -8V? voltajes necesarios para obtener un correcto funcionamiento del dispositivo; y consecuentemente del equipo en mención. 55 2.2 GENERADOR DE SEÑAL INTERNO. La fuente de excitación es parte fundamental en este equipo, pues sus características serán de utilidad en casi todo el diseño del sistema. La señal generada por esta fuente servirá como entrada en la etapa amplificadora, y será usada como base para las etapas de sincronismo. El generador de señal debe presentar posibilidades de variación sencilla de sus parámetros, frecuencia y amplitud. Muchos de los osciladores realimentados operan sin atenuación en rangos de frecuencia no mayores a dos décadas, lo cual imposibilita las condiciones técnicas del equipo (f^ = 400 Hz, fm^ =100 KHz). La alternativa que consideramos más aceptable para la implementación del generador de entrada consiste de un circuito específico en base al generador de formas de onda XR2206 (ECG962). El XR2206 es un circuito integrado generador de funciones capaz de producir formas de onda senoidal, cuadrada, triangular y pulsos de alta calidad, estabilidad y exactitud. Las ondas de salida pueden ser modificadas, tanto en amplitud como en frecuencia mediante un control de voltaje externo, teniendo un muy pequeño efecto de distorsión. Para el caso específico de nuestro equipo, el XR2206 será usado como generador interno de señal senoidal, de frecuencia seleccionable externamente en un rango entre 400 Hz y 80 KHz, y de amplitud variable entre unos cuantos milivoltios y 2 Voltios como máximo. Un generador de características similares al descrito presenta baja distorsión, amplio rango de barrido y estabilidad térmica. Haciendo uso del XR2206, el circuito que cumple con las condiciones antes mencionadas se muestra a continuación : Tomado de "GUÍA PRÁCTICA DE LA ELECTRÓNICA :Circuitos especiales", John Markus, McGraw-Hill, pp. 61 56 6 Q < = 10~SF 5 ~ 250Ka*400Hz C5 < 10 nF ; considerando además el rango de estabilidad térmica, tendremos : l n F < C 5 < lOnF (2.2) Sin embargo es necesario considerar que, si bien con un capacitor de valor comprendido en el rango dado por (2.2) y conR.5 a tope (es decir 250 KQ), el circuito será capaz de producir una señal de frecuencia similar a 400Hz, para el caso de obtener una frecuencia mayor, bastará con variar Rs (específicamente reducir su valor de resistencia). El inconveniente surge cuando RS ha llegado a su límite físico, para el cual Rs = OQ. Si se aplicase la ecuación (2.1) con cualquier C$ dentro del rango establecido, ÍH matemáticamente sería de frecuencia infinita ; en la práctica el valor de f H se encuentra limitado por la respuesta del XR2206 (entre 400KHz y IMHz). El hecho de tomar como frecuencia superior del circuito que se describe aquella dada por el XR2206 quizá se convierta en un limitante posteriormente, en la operación de otros bloques del equipo que incluyan circuitos integrados u otros elementos de respuesta de frecuencia menor, lo cual ocasione errores en su funcionamiento; por este motivo nos vemos en la necesidad de limitar la frecuencia superior fu del circuito generador senoidal. Asumiendo ÍH ^ SOKHz, será necesario entonces lograr que Rs llegue a su nivel físico inferior, pero su correspondiente valor sea distinto de cero ; esto se logra adicionando una resistencia fija en serie a R¿ de un valor relativamente bajo. Tomando a esta última como 1.2KQ7 (valor que por el extremo mínimo reemplazará a R¿)s se obtiene ; V. foH ^ 80 KHz SOKHz > 1 1.2KH* C5 El valor de 1.2KQ lo hemos considerado expresamente para limitar el rango de selección de C5 58 7 C 5 >10.4nF (2.3) Considerando las expresiones (2.2) y (2.3), obtenemos : lnF< 10nF<C 5 . Como se observa, el diseño supera el límite inferior para estabilidad térmica. Elegimos C5 = 20nF. La amplitud máxima de la señal de salida varía de forma inversamente proporcional al resistor R2 conectado al pin 3 del XR2206. La intención de conectar a RI el resistor variable RS de la forma que se muestra en la figura 2.5 es lograr que la señal de salida del circuito tenga un nivel de referencia con posibilidad de variación, lo cual lo hace aún más funcional. La amplitud de la señal de salida del generador varía lineaimente con la aplicación de voltaje al pin 1 del XR2206 para valores de polarización DC entre 4 y 12V. La variación de amplitud de la señal de salida será fácil en el circuito de la figura 2.5, mediante la manipulación del resistor variable R¡ cuyos extremos serán conectados a sendas fuentes de polarización +5V y -5V. El terminal variable de Rj va conectado al pin 1 a través del resistor R lt Se ha tomado R^ = 100KO y RI = 33KQ a fin de limitar la corriente de entrada al pin 1. El resistor R$ controla la forma de onda de salida del circuito generador (triangular si RÓ = °° o senoidal si RÓ es un valor finito). Se ha elegido Ró=300Q. Los valores correspondientes a Ca y Cs son lOaF y 0.1 pF respectivamente8. ^ El circuito completo, incluidos los elementos con sus correspondientes valores se muestra a continuación en la figura 2.6. Finalmente, es necesario mencionar algunas consideraciones: Tomado de "GUÍA PRÁCTICA DE LA ELECTRÓNICA :Circuitos especiales", John Markus, McGraw-Hill, pp. 61 6 59 Fig, 2.6. Generador interno que cumple con los requerimientos del diseño La impedancia de salida del circuito de la figura anterior es, de aproximadamente 200O? lo cual puede limitar la utilización de éste para más de una aplicación. Para evitar los efectos que pueda ocasionar la impedancia de salida del generador (interno o externo) en otras etapas del equipo, consideramos necesaria la inclusión de un seguido unitario, implementado en base al amplificador operacional LF347. La muy baja impedancia de salida que presenta esta configuración (no mayor a ID) permitirá la utilización de Vo proveniente de este circuito mostrado en la figura 2.6 en más de una aplicación simultánea. El seguidor unitario tiene una impedancia de entrada alta, lo cual lo convierte indirectamente en medio de protección en caso que su entrada sea una señal cualquiera de voltaje alto. El equipo a construirse, a más de disponer de un generador de señal interno, i. debe incluir la posibilidad de usar un generador de onda externo que seguramente brinde mayores posibilidades en cuanto a formas de onda, frecuencia y amplitud, siempre tomando en cuenta las consideraciones indicadas al inicio de este capítulo respecto a las condiciones de funcionamiento óptimo del equipo. 60 • Por lo anteriormente expuesto, hemos considerado la adición de un selector de generador externo-interno que permita el funcionamiento de una u otra forma, inhibiendo el opuesto. En base a las consideraciones expuestas, la etapa de generador de señal se muestra en la feúra 2.7. GENERADOR INTERNO +5V Q Vo' Vo Ver LF347N GENERÁBOR EXTCRWO 11 o -5V Fig. 2.7. Esquema de la etapa de generador de señal. 2.3 CIRCUITO DE SINCRONISMO Y TEMPORIZACION. El EPAT presentará como resultado final la visualización en la pantalla del osciloscopio de algunas señales de distinto tipo en lo que se refiere a su naturaleza, a saber : Características estáticas de un TBJ ó FET : característica de entrada, salida o transferencia, las cuales son propias de cada dispositivo. Características dinámicas de los mismos : señal amplificada de salida y entradas de base y compuerta y rectas de carga, relativas al funcionamiento de los transistores mencionados en su acción amplificadora, propias de cada transistor pero dependientes también de los voltajes de entrada. Como se explicó en la sección 2.1, la graficación de todas las señales requeridas para obtener el resultado deseado en el oscíloscopio se realiza mediante la técnica de multiplexación o conmutación electrónica, aplicada tanto a los terminales del transistor de prueba como a los canales de entrada al osciloscopio, y los elementos fundamentales para este fin son los nndtiplexers analógicos 4051, 4052 y 4053. El funcionamiento de estos circuitos integrados es similar y consiste básicamente de una conmutación temporal de señales aplicadas a n entradas del circuito, dicha conmutación temporal es comandada por una ó más señales de control de niveles lógicos (TTL) también requeridas por los nntx, como se explica en la sección 2.1.2. Por otra parte, con el fin de obtener una imagen estacionaria en la pantalla de las formas de onda de entrada, base, compuerta y/o salida de los amplificadores implementados con los transistores de prueba, las cuales serán aplicadas al canal de referencia X, es necesario que al canal Y se aplique una forma de onda cuyas características sean similares a la señal diente de sierra de la -unidad de base de tiempos presente en todos los osciloscopios modernos, cuyo período sea un múltiplo del período de la forma de onda aplicada9, a fin de lograr una sincronización perfecta. El objetivo de esta etapa consiste en proveer a las diferentes etapas de multiplexación de las señales de control que requieran, en base al generador de onda de entrada, sea este externo o interno, y además generar una señal diente de sierra que cumpla con los requerimientos para la visualización de las formas de onda de los amplificadores a transistor. V. La descripción, análisis y diseño de esta etapa se realizará a continuación en base a los siguientes circuitos fundamentales : Circuito de Sincronismo y Circuito de Temporización. 9 En caso que esto no ocurra, se producirá un movimiento continuo de la forma de onda, dando la impresión que se desplaza hacia la derecha o hacia la izquierda 62 * 2.3.1 CIRCUITO DE SINCRONISMO. Haciendo uso del generador de señal de entrada seleccionado (externo o interno), este circuito detecta los cruces por cero de la forma de onda de entrada y los transforma-en transiciones positivas y negativas alternadas de una señal tipo TTL. La implementación más sencilla y de mejores resultados para este circuito consiste en un detector de cruces por cero en base a un amplificador operacional, cuyo terminal no inversor será conectado a OV y su terminal inversor al voltaje de entrada. Debido a que la señal de entrada tiene la facilidad de cambiar de frecuencia externamente., el detector de cruce por cero debe estar en capacidad de responder correctamente dentro del rango de frecuencias entre 400Hz y IQOKHz. Un amplificador operacional que responde de manera aceptable dentro de el rango indicado es el LF347N, cuya razón de cambio (SR)10 no es considerable para la frecuencia de lOOKHz (caso crítico). En la figura 2.8 se muestran las formas de onda a la entrada y a la salida del detector de cruce por cero. Como se observa, cada cruce por cero de la señal de entrada se convierte a la salida del circuito en una transición positiva o negativa según la polaridad de la señal de entrada previa al cruce por cero. Sin embargo, como se aprecia en la figura 2.8 los niveles de amplitud positiva y negativa de la señal de salida del detector impiden que ésta pueda ser usada directamente en algún circuito lógico. Para solucionar este problema la señal Vo' de la figura 2.8 se aplica a una red rectificadora" compuesta por un diodo y un resistor, de este modo todo tramo por debajo del nivel OV de Vo' permanecerá en cero hasta que se produzca un cambio hacia un tramo positivo, en cuyo caso la señal de salida tendrá un nivel alto, dado por & la polarización +V del LF347, si éste es de 5V entonces la salida por alto es reconocida como IL (no es precisamente 5V si consideramos los 0.7V que se pierden por efecto de la conducción del diodo) por cualquier circuito digital a usarse posteriormente. 10 Medida de la rapidez con la cual puede cambiar la señal de salida. 63 El circuito de sincronismo final se presenta en la figura 2.9, en la cual se ha incluido a la salida un seguidor de tensión, para reducir la impedancia de salida del detector de cruce por cero. El diodo DI debe ser de respuesta rápida para no reducir la rapidez de cambio de la señal de salida del circuito. -5V Fig.2.8. Formas de onda de entrada y salida para el Circuito de sincronismo. Yin A A V\ Fig. 2.9 Circuito de Sincronismo. Diseño final 2.3.2 CIRCUITO DE TEMPOR1ZACION. El circuito anterior presenta como resultado una señal TTL de frecuencia idéntica y perfectamente sincronizada con la forma de onda proporcionada por el generador (CLK). La finalidad del presente circuito consiste en proporcionar un conjunto de señales TTL submúltiplos de frecuencia de CLK, las que serán usadas más adelante en las etapas de multiplexado. CLK- +5V l< q rJ LF347N 9> 10 arrr^- s i ít T,FWW AÜ1>^- I 11 -5V -o Si Fig. 2.10. Circuito de temporización. Existen algunos circuitos integrados digitales capaces de lograr la división de frecuencia de una señal de entrada de frecuencia constante, a saber : contadores de módulo 5 ó 10 (7490), módulo 6 ó 12(7492), módulo 2, 4, 8 ó 16 (7493), contador hexadecimal CMOS 4040, los cuales pueden ser aplicados teóricamente para el fin que perseguimos ; sin embargo hemos optado por el circuito CMOS 4040 debido a que presenta la facilidad de dividir la frecuencia de la señal de entrada hasta en 4096 veces (más que los demás mencionados), siendo además menos sensible al nivel de la señal de entrada debido a que la tecnología de su fabricación CMOS permite niveles, tanto de entrada como de salida, entre 3 y 15V. Cada una de las salidas del 4040 que se usan como entradas para más de dos etapas del equipo van conectadas a un seguidor de tensión para contrarrestar las relativamente altas impedancias de salida de dicho circuito integrado. El circuito de temporización total se indica en la figura 2.10. 2.4 CIRCUITO BE BARRIDO. La visualización en la pantalla del osciloscopio de cualquier señal de voltaje, corriente o potencia, conectada a la entrada en cualquiera de los canales de entrada (verticales) de un ORC en función del tiempo, es posible si las placas deflectoras X son excitadas con una diferencia de potencial proporcional a una forma de onda en diente de sierra proveniente de un circuito generador de base de tiempos. Este circuito se basa en el principio de que la tensión de un condensador varía linealmente cuando se carga o descarga con una corriente constante. Las características principales de la señal diente de sierra requerida son punto de origen At K Fig. 2.11. Forma de onda diente de sierra El tiempo de subida ó tcarga es mucho mayor que tdescarga, de modo que : tcarga ~ At. \^¿. 4 J La corriente de carga del circuito es constante, y de acuerdo a (2.4) se define mediante la ecuación : 66 AV At (2.5) En el sistema de deflexión horizontal del osciloscopio definido por una señal en diente de sierra, puede darse el caso de que cuando el haz electrónico vuelva al punto de origen para comenzar un nuevo barrido, la forma de onda que se pretende visualizar no se encuentre en el mismo punto que se hallaba al comienzo del barrido anterior. Esto se manifiesta en la pantalla como un movimiento continuo de la forma de onda, dando la impresión de que se desplaza hacia la derecha o hacia la izquierda a una velocidad que depende de la frecuencia de la señal y de la duración del diente de sierra. Por esta razón la mayoría de osciloscopios inician el barrido con el consiguiente inicio de diente de sierra, de este modo se logra que la forma de onda se visualice en forma estática. Si lo que se busca es visualizar una señal ingresada a uno de los canales de entrada del osciloscopio usando una señal diente de sierra externa aplicada en el canal de entrada restante mediante la opción X vía B^ como se observa en la figura 2.12, hay que considerar lo siguiente : • la señal diente de sierra externa debe estar sincronizada con la señal de entrada, a fin de que ésta se observe en forma estática (figuras 2.12(a) y 2.12(b)). Señal de entrada Canal A Señal de barrido Canal B 67 Señal de barrido Canal A Seña! de entrada Canal B (b) Fíg, 2.12 Visualización en el osciloscopio de una señal periódica usando un barrido externo : (a) en el canal A, (b) en el canal B. el número de períodos de la señal de entrada que se pueden visualizar en el osciloscopio se define según la relación de frecuencia entre ésta y la señal de barrido (figura 2.13). Señal de barrido Canal A Señales de entrada Canal B Fig. 2.11. Número de períodos visibles de la forma de onda de entrada según el barrido externo. la amplitud del diente de sierra define la longitud de la señal a visualizar (figura 2.14). Señal de barrido Canal A Señal de entrada Canal B Fig. 2.13. Longitud de la forma de onda de entrada según la amplitud del diente de sierra externo Si el tiempo de descarga tdescarga de la señal de barrido no es lo suficientemente pequeña, la presentación en la pantalla del osciloscopio de la señal de entrada puede incluir algunos trazos incorrectos, como se observa en el ejemplo en la figura 2.14. Señal de barrido Canal A Señal de entrada Canal B Fig. 2.14. Grafícación de una señal senoidal usando un barrido externo cuyo tiempo de descarga es inadecuado. 69 La principal forma de uso del circuito generador de diente de sierra dentro del equipo consiste en lograr la visualización de señales periódicas características en un circuito de amplificación, como por ejemplo : señal de entrada, señal de salida del amplificador, señal de base o compuerta, etc., usando un barrido externo, como se indicará posteriormente. El circuito que se muestra en la figura 2.15 es un integrador en base a un amplificador operacional, cuya señal de entrada es un voltaje continuo (positivo o negativo) e incluye un sistema de reinicialización (retorno al nivel de inicio), que provee de ciertos niveles de voltaje a la base de un transistor para que trabaje en modos de corte y saturación, ello es necesario para facilitar la sincronización entre la señal obtenida por este circuito y la señal de excitación del equipo. La integración de un voltaje constante permite la carga de corriente constante del capacitor Ci lo cual produce una señal de salida tipo rampa lineal. El ascenso de la rampa se mantiene hasta que el transistor Qi es estimulado en su base por una señal de excitación, V&, que hace que la juntura colector-emisor de Qi pase del estado de corte a saturación, logrando de este modo acelerar la descarga de Ci hasta el nivel de voltaje de inicio, repitiéndose el ciclo. La señal Vx debe guardar relación con el generador de entrada del equipo y por lo tanto hará uso, como se analizará más tarde, del circuito de temporización de la etapa de sincronización. La rapidez del tiempo de descarga depende principalmente de la respuesta de conmutación de Q b y esto evita que el tiempo de descarga de la señal diente de sierra sea considerable dentro del rango de respuesta del equipo. En el circuito de la figura 2.15, cuando Vx es cero, la señal de salida VB(Í) se expresa matemáticamente mediante la ecuación [V] 70 (2.4) El período de carga tcarga del circuito se define únicamente por el tiempo para el cual el transistor Qi se encuentra en la región de corte , de modo que para t = tcarga, v0 tiene su máximo valor, VP, como se indica en la ecuación 2.5. Vt \r ~ _ ~ .. _ c a r B °. R,C, (2.5) Sin embargo, como se observa en la ecuación 2.5 el valor máximo Vp es función directa de tcarsa el cual, como se explicó, proviene del circuito que provee de Vx al integrador (circuito de reinicialización) y que depende del generador de excitación de entrada. VxOO 1 Vx(t) Fig. 2.15 Circuito inlegrador. Formas de onda de la señal de reinicialización V x y de barrido VB El proceso de diseño del generador de barrido lo realizaremos aplicando todos los criterios y consideraciones hechas a lo largo de este punto. Se mostrarán en el osciloscopio dos períodos de las formas de onda características de los amplificadores (señales de base, compuerta y salida) en base a los transistores bajo prueba, por lo tanto el período de la señal de barrido es el doble que aquel proporcionado por el En la región de corte, la uniones de colector y emisor se encuentran ambas polarizadas inversamente, lo que produce una corriente de colector despreciable, como se indica en la figura 1.7. 71 generador de entrada; la amplitud máxima de la señal de barrido está dada por el nivel de saturación de la salida del amplificador operacional (V* ó V") que es ±5V. Inicialmente supondremos que la frecuencia del generador es de 400Hz, para este caso la frecuencia del diente de sierra será 200Hz, y por tanto su período 5ms, si en la ecuación 2.5 logramos que coincida el período de carga tcarga con el producto RiCi, el voltaje pico de la señal de barrido VP dependerá únicamente del voltaje continuo de entrada. Puesto que, por condición del equipo, la frecuencia del generador no puede ser inferior a 400Hz, el producto RiCi será siempre inferior a tcarga y por ello el voltaje pico para cualquier frecuencia superior del generador es proporcional al producto Vi t, siendo t el período de carga para dicha frecuencia superior, y por tanto inferior a V¡. Si V¡ es un valor DC negativo la señal diente de sierra será siempre positiva. Elegimos Vi = -9V, el valor VP por seguridad n se ha elegido igual a 3V. En la ecuación 2.5, C\ InF, tcarga — 5ms. El valor de RI se obtiene entonces de la expresión : 3*5ms Rl = -—— =15MH InF La intención de comenzar el diseño con la frecuencia mínima de respuesta del equipo, ha sido realizar la siguiente observación: en las ecuaciones 2.4 y 2.5 el voltaje de salida del integrador es función directa del tiempo de carga, cuyo valor máximo está dado por la frecuencia mínima de trabajo del generador, de modo que para una frecuencia distinta del generador (siempre superior) el voltaje pico correspondiente será siempre inferior que aquel VP a 400Hz. Si bien este efecto puede resultar práctico en el sentido de que, al usar VB(Í) como señal de base de tiempos (barrido externo) para una forma de onda periódica y aplicándolo en uno de los canales del osciloscopio (forma X vía B), el cambio de frecuencia de dicha forma de onda se manifiesta como una disminución proporcional del período visualizado de manera similar a lo que se indica en la figura 2.14, el rango de funcionamiento del equipo (400Hz hasta lOOKz) da lugar a que para frecuencias bastante mayores que 400Hz, digamos lOKHz, la 12 Los valores seleccionados VP y Vi en el circuito son los que en la práctica han ofrecido los mejores resultados. 72 visualización de este tipo de señales resulta bastante complicada, pues la diferencia de tiempos de carga y por consiguiente de los voltajes pico para las frecuencias mencionadas es bastante notoria, de hecho su observación en el osciloscopio sería un trabajo infructuoso. Por este motivo hemos creído necesaria la utilización de un método que permita que VB(Í) presente variaciones respecto al cambio de frecuencia menos radicales. Una forma de lograr este objetivo consiste en hacer que RI ó Ci cambien de manera similar con respecto al tiempo de carga dado por la frecuencia del generador, del circuito de la figura 2.15 se concluye que es más práctica la variación de RI respecto a tcar8ay por ello hemos convenido la presencia de un conjunto de resistencias que, mediante la acción de un selector manual se conseguirá que el circuito integrador obtenga el producto RixCi adecuado para la frecuencia prevista. Debemos considerar que el rango de frecuencias de trabajo (400Hz a lOOKHz) es relativamente grande y esto implicará la necesidad de usar un número considerable de posiciones del selector, para así evitar un excesivo decrecimiento de la amplitud de la señal diente de sierra cuando para su generación se use un tcarga bastante pequeño. Por conveniencia usaremos un selector de 10 posiciones conectado dentro del circuito integrador como se indica en la figura 2.16. Los valores Rn a RUÓ han sido escogidos para un conjunto de diez frecuencias patrón que abarcan todo el rango de trabajo. El valor de resistencia en ohms para cada una de ellas se obtiene a partir de la ecuación : que proviene de despejar RI de la ecuación 2.5 ; tcaííjax depende de la frecuencia patrón : tcargai es el correspondiente cuando el generador de entrada tiene una frecuencia de 400Hz, fswl, para este valor Rll = 15MO. Como ejemplo consideremos f¿,tín — IKHz, toarla ~ 2/facn, &n la ecuación 2.6 : 2ms R p =3* InF '" 73 Vx(t) T^^l C-l CO TT óT(2?¿T ECG91 UUL G! II II InF ttJ 9+V \4<!>y> * •, ' ¿íóSb Vin 9+V r---j "^^_ "^^ 1—IY^" v B' j 11^>Ro vo < < <"< 2 Pí iwgiR > ^ ¿~V ri \ T U • i ^^ J^ D! R3>63 ¿-V V© ^ B JL 7 c-- oo o\r Fig. 2.16 Control de frecuencia de la señal de barrido VB en base a un selector de 10 posiciones En la tabla que se indica a continuación se muestran las frecuencias patrón, con los valores respectivos de RIX obtenidos de manera similar que en el ejemplo anterior. Frecuencia Patrón SOOHz t ca rga(ms) Rix 4 R u =15Mn IKHz 2 R 12 = 6MD. 2KHz 1 Ris = 3MQ 5KHz 0.4 R I4 =1.2Mn lOKHz 0.2 R15 = 600KQ 20KHz 0.1 Ri6 = 300Ka 40KHz 0.05 R 17 =150KQ SOKHz 0.04 R1S = 120KÍ1 60KH2 0.033 Ri9=100Kíl SOKHz 0.025 R110 = 75K-Q Tabla 2.1 Valores R!x para cada paso de frecuencia 74 En la figura 2.16 se observa la adición al circuito integrador de una red formada por el diodo DI, el resistor Rs y un amplificador operacional. La red formada por DI y R3 sirve para eliminar cualquier voltaje DC adicional que por efecto del integrador pueda afectar la forma esperada de la salida. El amplificador operacional en la configuración de seguidor unitario se usa para que la señal de salida del integrador VB pueda ser utilizada por más de un bloque posterior, Por último hay que determinar el circuito de reinicialización. Este circuito consiste en un sistema que genera una señal de pulsos, Vx sincronizada con una de las salidas divisoras de frecuencia del circuito de temporización ; Vx aplicada a la base del transistor Qi (en la figura 2.15) hace que éste trabaje en modo de conducción y no conducción. Puesto que los terminales C y E de Qi se hallan conectados al capacitor Cj, el circuito de reinicialización cumple la siguiente función : cuando Vx — OV, el transistor Qj se encuentra en estado de corte, Ci puede cargarse libremente; el tiempo para el que Vx — O es igual que tcarga. Si ahora Vx — 1L, Qi llega ahora al estado de conducción, esto hace que Ci se descargue a través de la juntura C-E de Qi. La descarga de Qi debe hacerse en forma instantánea para que el tiempo de descarga no sea considerable dentro del rango de frecuencias de trabajo. El efecto de un tiempo de descarga grande produce distorsiones en la visualización de las señales periódicas que usen el diente de sierra como generador de base de tiempos, un ejemplo de este efeqí$> se muestra en la figura 2.14. Partiendo de la condición que el tiempo de descarga no sea grande para ninguna de las frecuencias dentro del rango de trabajo, el generador de Vx debe proporcionar una señal de similares características para cualquier frecuencia comprendida entre 400Hz y lOOKHz. Una forma de hacer que el generador de Vx sea prácticamente independiente de la frecuencia dentro del rango analizado consiste en usar el tiempo de retardo1" de las compuertas lógicas. Para explicar lo anterior, consideraremos el circuito dado en la figura 2.17. La señal aplicada a la entrada del circuito es Si proveniente del circuito de temporización, la utilización de varios inversores Tiempo que transcurre entre la aplicación de una entrada lógica y la aparición de la salida lógica correspondiente. 75 13 conectados en cascada genera una señal cuyo retardo respecto a la señal de entrada pueda ser detectado a la salida de una compuerta AND en forma de un pequeño pulso después de cada transición positiva de Si, cuyo tiempo de duración es de algunas decenas de nanosegundos el cual va a ser usado por Qj como se indicó anteriormente para controlar la carga y descarga de Ci. Si- 7414 [ [ 4Vx' 7414 i I 7414 | I 7414 | I I I + Vx" Vx" Vx"" 7414 Fig. 2.17 Generador de la señal de reinicialización Vx En el circuito mostrado en la figura 2.17, la intención de agregar un inversor para obtener Si es que el impulso de la señal Vx se presente en cada transición negativa de S\, lo cual es indispensable para las etapas de multiplexación. La amplitud y polaridad de la señal diente de sierra diseñada, podrá ser manipulada más adelante usando amplificadores operacionales según la configuración circuital conveniente, esto permitirá que la forma de onda obtenida por esta sección pueda ser aplicada, como se verá más adelante, en otras aplicaciones. 2.5 CIRCUITOS ESPECÍFICOS PARA EL TBJ. 2.5.1 CIRCUITO PARA OBTENER LA CARACTERÍSTICA DE SALIDA La característica de salida de un transistor en emisor común representa un gráfico de la corriente de colector Ic, como función de la corriente de base Iu y del voltaje colector-emisor VCE- En la figura 2.18(a) se muestra una curva característica, Ic vs. VCE, para determinarla, las formas de onda como funciones del tiempo tanto de ÍB como de VCE son indicadas por las figuras 2.18(b) y 2.18(c) respectivamente. Fíg. 2.18. (a) Característica de salida para un transistor en Emisor común (b) Línea de corriente de Base constante n función de tiempo (c) Voltaje aplicado al colector del transistor como función del tiempo 77 En la figura anterior notamos que : Cuando t = to VCE ~ O e Cuando t = ti VCE = A Voltios Cuando t = t2 VCE ~ B Voltios e Cuando t = ts VCE ~ C Voltios e e 1 CE Sección Horizontal Sección Vertical Fig, 2.19 Forma de polarización del transistor de prueba. Luego, si el transistor de la figura 2.19 es polarizado con una tensión de voltaje rampa igual al de la figura 2.18(b) y se introduce una señal de corriente de base igual al de la figura 2.1S(c)3 la señal de VCE obtenida se la introduce en el canal B y el voltaje que se produce sobre RE en el canal A. Tomando la función X vía B del osciloscopio se obtiene una curva similar a la indicada en la figura 2.18(a). Las siguientes ecuaciones representan el comportamiento de un transistor conectado en emisor común, para el cual p es la razón de variación de la corriente de colector a la de corriente de base, para un VCE constante. U1B 'E = /C + VRE ~ ÍE I ÍB = ic/P = (Je + /B) VR£ Oc+ p ) ' R E IG^ p J - R E (2.7) Puede generalizarse el caso para el cual (3»1, de este modo la ecuación anterior se transforma con mucha aproximación en la siguiente. VRE~/cRE (2.8) si elegimos RE — 100Q, obtenemos que La señal VRE es tomada como entrada del canal A, de modo que para obtener en el osciloscopio /c debe presentarse una escala adecuada que sea correspondiente. Si por ejemplo la región lineal de la figura 2.18(a) presenta un voltaje de A voltios, la correspondiente corriente de colector matemáticamente se define como A/100 amperios. El aumento deliberado de VCE en la figura 2.18(b) puede ocasionar que el transistor llegue a la región de ruptura , esto se puede evitar limitando el pico del voltaje colector emisor. La correcta visualización de la característica de salida se obtiene haciendo que el voltaje vc sea periódico y su límite, VP lo suficientemente grande para definir correctamente todas las regiones de funcionamiento del transistor. Por estas consideraciones, resulta conveniente la utilización de la señal obtenida por el circuito de barrido, VB(Í) amplificada adecuadamente. Si la corriente de base presenta diferentes valores en forma de escalera periódica y la tensión VG la forma de una señal de barrido se presenta el efecto mostrado en la figura 2.20(b), en ella se observa además que cada escalón de la corriente de base tiene un tiempo -de duración idéntico al de la señal de barrido aplicado al colector del transistor bajo prueba, TBP. Si las frecuencias, tanto de /"B como de VCE son lo suficientemente altas, se podrá observar en la pantalla del 79 osciloscopio un trazo aparentemente instantáneo para la vista, mostrándose todas las curvas simultáneamente. IB (m A) /B7 /Rfi /B5 Á[U /B3 'B2 ?B1 t(ms) Vr V to ti t2 ts Í6 tv to ti t-2 ts Í4 (a) Ic(mA) C B7 £ B4 ->VCE(V) (b) Fig. 2.20 (a) Señales aplicadas al Colector}' emisor del transistor (b) Curva característica de salida del transistor 80 El diagrama básico para obtener la característica de salida es : Colector n tr1 Fig, 2.21 Diagrama simplificado del circuito generador de la característica de salida de un TBJ Circuito Generador de Escalera de Base. La función de este circuito consiste en proporcionar a la base del TBP un conjunto discreto de corrientes de base que se presentan en forma de una escalera periódica. El número de escalones provisto por el circuito generador de la escalera determinará más tarde el número de curvas a visualizarse en la característica de salida. Este circuito utiliza un voltaje continuo como entrada y un conmutador análogo (multiplexer analógico) de n entradas por una salida; a cada entrada del conmutador se conecta un resistor, de cuyo valor dependerá indirectamente la corriente de base obtenida; la salida del conmutador se aplica a un amplificador operacional que permitirá amplificar o atenuar la señal de entrada hasta lograr el nivel necesario para cada valor de corriente de base requerido. El esquema del circuito generador de la escalera de base se muestra a continuación: 81 GND Fig, 2.22 Circuito generador de escalera de base Como se observa en la figura 2.22, el generador de escalera está constituido básicamente por un amplificador inversor, cuya ganancia se halla definida por la relación RF/RX donde Rx es una de las resistencias conectadas a las entradas del conmutador analógico. El conmutador analógico a usarse es el circuito integrado CD4051 de 8 entradas y una salida, requiere además de 3 entradas de control de niveles TTL, de las que depende la elección de una u otra entrada. Debido a que el tiempo de duración de cada escalón debe ser igual o múltiplo que aquel de la señal rampa aplicada al colector del TBP (el cual es de naturaleza idéntica a la señal obtenida por el circuito de barrido VB), entonces la señal de mínima frecuencia que puede usarse es 82, proporcionada por el circuito de temporización. Las otras dos restantes señales de control corresponden a las salidas 83 y 84, proporcionadas por el mismo circuito. Los niveles de voltajes de cada escalón para obtener las respectivas corrientes de base se obtienen del análisis de la siguiente malla : 9 * Referencia Fig. 2.23 Determinación de los parámetros de la escalera de base 82 En la figura anterior el valor del primer voltaje de escalón, Vso, asumida una cierta corriente de base, ÍBX se obtiene a partir de la ecuación : Vsx=VflH+RB-iBX (2.9) el nivel de voltaje correspondiente cuando IB = O, Vso = VBE = 0.6 V. . La característica de salida del transistor requiere que el eje vertical se encuentre escalado en unidades de corriente (miliamperios por ejemplo). Debido a que en el mercado existen transistores cuya relación de amplificación de corriente o P va desde unas pocas decenas hasta más de 300, el hecho de considerar un conjunto de corrientes de base fijas obligaría que la característica de salida, en especial el parámetro de corriente de colector, alcance valores inaccesibles para este diseño. Por este motivo es aconsejable establecer un escalamiento fijo del eje vertical ,lmA por división por ejemplo, de modo que la relación de corrientes se fije mediante un conjunto de resistencias a manera de selector según el (3 propio del transistor deprueba. Asumiendo que el eje Y presenta un escalamiento de 2mA por división para la escala de voltaje de IV por centímetro, y puesto que el eje Y positivo en la pantalla del osciloscopio presenta 4 divisiones (4cm), la máxima corriente de colector a visualizarse por el equipo no debe exceder de SmA, cuya medida de voltaje es de 4 V. 1 *c* K1—( L Vertical Ve* •f . . . ii '«.A . lllít |-i-i'Í' •¡•¡•¡•i- .;.;.;.;. •í'í'í'!' •!•!•!'! / L . .i. i i •!•!•!•!• 2V V 4 Y í .;.;.;.;. 6V ' 8v : ro 73 u f] w • . . .. Escala Horizontal: 2-V/div Fig. 2.24 Visualización en la pantalla del osciloscopio de una curva de la característica de salida para un transistor de prueba 83 En la figura 2.24 se indica una curva característica de un transistor cualquiera, cuya corriente de base va a determinarse según el p particular de dicho transistor, sabiendo de antemano que esta curva presenta en su región lineal una corriente de colector de 4mA. Para un VCE determinado, la iB que origina esta curva se define inmediatamente de la relación : ÍB = 4mA/p. Si se ha elegido un transistor cuyo p es exactamente 100, la correspondiente ÍB es 40uA, si el p del transistor es ahora 200 la nueva ÍB es 20¡_iA. Resulta más práctica, por lo tanto, una variación de las corrientes de base según el P del transistor de prueba y esto se logra mediante la adición a la salida del Circuito Generador de Escalera de resistencias de valores específicos establecidas previamente según un rango adecuado de betas típicos (20, 100, 200, por ejemplo), usando transistores patrón . Como un ejemplo de este diseño consideramos un transistor ideal cuyo beta es 200, la primera curva tendrá un nivel máximo de ImA, de modo que la ÍB correspondiente es 5[iA; las siguientes curvas serán por consiguiente 10, 15, 20, 25u,A, etc. Los valores de ÍB obtenidos sirven para fijar las amplitudes de cada escalón de voltaje aplicado a la base definiendo de antemano la resistencia RB que servirá para un rango de betas similares. Del mismo modo se ha considerado otros transistores patrón cuyos betas son 20, 200 y 300. Para cada uno de ellos la primera curva de la característica de salida tendrá como máximo ImA, aplicando la relación anterior, la primera curva se obtendrá a partir de : ÍBI = 50|iA para p = 20 ÍBI = lOiiA para P = 100 ÍBI = 5uA para p = 200 i ui = 3.3fiA para p = 300 En base a estos valores se fijará la correspondiente RB. Las curvas superiores se realizarán usando los múltiplos consecutivos de i B i en cada caso. 84 La diferencia del primero al segundo escalón la asumiremos de 0.2V, cualquier nivel de voltaje inferior a 0.6V, que es el primer escalón produce corrientes de colector lo bastante inferiores como para considerar que el transistor no llegue en ningún momento a la región lineal de la característica de salida. Para el circuito de la figura 2.23, Vsi = O.SV, la resistencia de base para (3 = 20, RB20o por ejemplo, se obtiene de la relación 2.9: B-B20 = (O.S-0.6)/50pA = 4KQ, las restantes resistencias se obtienen de manera similar : (0.8-0.6)/5jjA= 40KQ RBBOO - (0.8-0.6)73. 3 fiA = 60KQ Una vez fijados los resistores de base se procede a determinar los niveles de escalón consecutivos : VB2 = 0.6 + (2-50uA) 4KO = IV para p = 20 VB2 = 0.6 + (2-10uA) 20KÍ1 = IV para (3 = 100 Como se observa el nivel de voltaje de cada escalón es independiente para cualquier transistor. Los restantes niveles de escalón se determinan de manera similar y se muestran en la siguiente tabla: Nivel VBE VBO Voltaje respectivo 0.6V VBI 0.8V VB2 l.OV VB3 1.2V VB4 1.4V VB5 1.6V VB6 l.SV VB7 2.0V Tabla 2.2. Niveles de la señal escalera. 85 El voltaje de entrada del circuito es -SV y RF se asume como 1KQ para el amplificador inversor. El nivel de salida del amplificador inversor se define mediante la relación VBx = S-(l KQ/RSX) donde RSx es cualquiera de las resistencias conectadas al conmutador analógico. A continuación se definen los valores correspondientes para Rso = 8000/0.6 = Rsi = 8000/0.8 = 10KQ RS2 = 8000/1.0 = SKO Rs3 = 8000/1.2 = 6. RS4 = 8000/1.4 = 5. RS5 = 8000/1. 6 = RS6 = 8000/1. 8 = 4.4KQ Rs? = 8000/2.0 = 4KH El voltaje rampa aplicado al colector se obtiene de amplificar la señal diente de sierra VB del generador de barrido. El circuito completo generador de la característica de salida del transistor incluidos sus valores se muestra en la figura 2.25. Sus formas de onda de base, colector y emisor en función del tiempo, se indican en las figuras 2.26(a), (b) y (c) respectivamente. La necesidad de que las señales que van a los canales A y B tengan por referencia la tierra del equipo obliga la adición en el circuito de la figura 2.25 de una etapa de diferenciación en base al amplificador operacional A05, cuyas entradas son Ve y VE, la salida de esta etapa es obviamente Ve- VE = VCE, la cual se aplicará al canal B del osciloscopio, mientras que la señal de voltaje sobre RE, VRE será la entrada para el canal A. 86 Fig.2.25 Diagrama circuital del generador de Característica de salida para un TBJ 87 Canal A: VB 0.5V/div O.lrtis/div CHA Canal B: Ve 2V/div O.lms/div CHE IV/div 0.2-ms/div [b) Fig. 2.26 (a) Forma de onda de la señal escalón de base en función del tiempo y señal rampa aplicada al colector del transistor (b) Forma de onda del voltaje sobre RE , proporcional a ic para un transistor cuyo p es 100 Si el TBP es PNP, las señales a ingresarse tanto a la base como al colector serán de polaridad opuesta que aquellas consideradas para los transistores NPN, criterios según los cuales hemos realizado el diseño anterior. Por el motivo anterior el equipo requerirá algunos selectores manuales sincronizados de dos posiciones (una para TBJ tipo KPN y otro para PNP), cuyas salidas serán aplicadas a los terminales en cuestión del transistor a probarse. La disposición de los escalones como se aprecia en la figura 2.26(b) se hace para evitar en lo posible los efectos que puede ocasionar el relativamente alto tiempo de respuesta del conmutador analógico cuando el equipo opere en las frecuencias más altas. 2.5.2 CIRCUITO PARA OBTENER LA CARACTERÍSTICA DE ENTRADA. La característica de entrada de un TBJ representa un gráfico de la corriente de base como una función del voltaje base-emisor para un valor fijo de voltaje aplicado al colector. La forma esperada de esta curva es similar a la de un diodo típico ya que constituye la característica de corriente en una unión simple. La impíementación del circuito generador de la característica de entrada es sencillo y consiste en aplicar a la base del TBP un voltaje cuya amplitud varíe linealmente respecto al tiempo; al colector se puede conectar un voltaje continuo cualquiera, inclusive cero. El diagrama de este circuito se indica en la figura 2.27: la muestra de corriente ¡Q se toma a través de RB¡, midiendo el voltaje sobre ésta, mientras que VBE se obtiene dentro del circuito tomando las formas de onda obtenidas, tanto en la base como en el colector del transistor y diferenciándolas. Las señales VR¡ y VBG indicadas en el mismo circuito se aplican a los canales B y A respectivamente. El circuito hace uso de la señal proporcionada por el circuito de barrido, VB posteriormente amplificada, de modo que su máximo nivel, Vp sea 8V. Esta forma de onda constituye en la entrada del circuito. Si el TBP es un transistor PNP, la señal de entrada deberá ser negativa. Para los transistores NPN la entrada es positiva. Mediante un selector de 2 posiciones debe definirse previamente el tipo de TBJ, este selector controla la polaridad de la señal de barrido aplicada a la base del transistor de prueba. Al voltaje base-emisor que se aplica al canal X se ha sumado un voltaje continuo, Vn2, cuya polaridad depende del tipo de transistor (negativo para NPN y positivo para PNP), esto se hace para lograr que la característica de entrada se observe en el segundo cuadrante de la pantalla del osciloscopio, en lugar del primer 89 cuadrante como debería ocurrir, y evitar de este modo una superposición indeseable de curvas en la pantalla del ORC. eje 2 2K CHE Fig. 2.27 Diagrama circuital de la característica de entrada de un transistor NPN ó PHP 2.5.3 CmCÜITO AMPLIFICADOR CON TBJ. El EPAT incluye un circuito amplificador en configuración de emisor común., en base al transistor de prueba. El amplificador implementado debe permitir su manipulación externa, de modo que sea factible la elección de un punto de trabajo, Q cualquiera. En la figura 2.28 se indica el esquema del amplificador en emisor común en base al TBP, se observa que los resistores RBi y Re, así como el voltaje de polarización son variables, esto permitirá elegir diversas condiciones, tanto de amplificación como de los parámetros /B, VCE, ?c. El nivel de polarización será positivo si el dispositivo es NPN o negativos si es PNP. 90 Vin Fig. 2.28 Circuito amplificador en emisor común usando un TBJ tipo NPN. Para el diseño se considera un transistor NPN cuyo pmín (peor condición) es 10, la polarización, Vcc = +8V, la resistencia de emisor es 100Í1, el voltaje de entrada máximo, vinmáx ~ 3Vpp, voltaje de salida máximo, vomáx = 6Vpp. En el diseño de la característica de salida del TBJ de prueba, se considera una corriente de colector máxima de 8mA para efectos de una correcta visualización, a fin de evitar que el punto Q se desplace por sobre la característica de salida máxima, se considera que la ÍCQ para el amplificador no debe exceder de 5mA. Por efecto de la configuración circuital, el voltaje máximo sobre RE, VREmSx= ÍHmüx RfiS ÍCmíx RE = SmAxlOO = 0.5 V = VEmfix. (2.10) El hecho de que VEmáx sea menor que 1 da lugar a que se considere el amplificador como bastante sensible a las variaciones térmicas, en nuestro caso esto es favorable pues permite que, al cambiar las condiciones de temperatura del transistor 91 de prueba, se observen gráficamente las variaciones de amplificación que se producen por dicho efecto. El circuito se ha diseñado sin considerar una resistencia de carga, sin embargo el equipo incluye dos terminales para que dicha resistencia pueda ser incluida dentro del amplificador. La amplificación sin embargo se verá reducida por la inclusión de la resistencia de carga. Aplicando la ley de voltajes de Kirchoff en la etapa de salida del amplificador, tenemos : Vin + O.S. (2.11) Debido a las condiciones de polarización de los circuitos de muítiplexación que, como se indicará más adelante se encuentran limitados, siendo su valor máximo 8V, se ha asumido por seguridad Vcc - 8V. Considerando además Vomáx = 3V, VcEsai = 0.3V y una ganancia máxima de 10, el valor de Re máximo para estas condiciones está dado por : SV = 5mA Re + 3 V + 0.3 V +3V/10 +0.5, En el circuito, RC se implementará con un potenciómetro de 2K. Con Ic = SmA, la corriente de base del circuito amplificador, considerando el (3 mínimo está dada por IB = 5mA/20 = 0.25mA. El valor de RI mínimo se obtienen como : Rimín = (VE + VBE)/IOIB = (0.5 +0.6)/2.5mA = 450Q (2.12) que se implementará con un potenciómetro de 2KQ R2mín se obtiene de la ecuación : 2.5mA+ 0.25mA) » 3KO. 92 (2.13) El circuito diseñado, con sus respectivos componentes se indica en la figura 2.29. Hay que considerar que, la variación del punto Q de trabajo puede hacerse principalmente variando RBI ó Vcc, mientras que la variación de amplificación se hace mediante la variación de RC. La incorrecta elección de RC, Vcc ó Rm puede ocasionar distorsiones en la forma de onda del voltaje de salida. Yin 1K Señal de Base en el eje E2 Fig. 2.29 Amplificador en emisor común del EPAT 2.5.4 CIRCUITOS DE MULTIPLEXACIÓN DE SEÑALES PARA EL TB J. Los circuitos de conmutación o multiplexación permitirán la posibilidad de incluir a cada terminal del transistor bajo prueba las señales ^necesarias para obtener las formas de onda correspondientes a cada una de las curvas de salida del EPAT., así como las señales que se tomarán de salida para cada una de las curvas mencionadas. 2.5.4.1 CIRCUITO DE CONMUTACIÓN DE SEÑALES A LOS TERMINALES DEL TRANSISTOR. Se han diseñado previamente y por separado los circuitos generadores de las características de entrada, salida y el amplificador en emisor común. Las señales BI, 93 Bs y BS indicadas en las figuras 2.29, 2.27 y 2.25 se aplicarán directamente a la base del transistor de prueba, mientras que las señales Ci, Ü2 y C3 al colector del TBP. El EPAT requiere que todas las formas de onda mencionadas se aprecien de manera simultánea en la pantalla del osciloscopio, una buena aproximación de este efecto consiste en tomar muestras de cada uno de los circuito generadores en un intervalo de tiempo aceptable y aplicarlas de manera periódica a los terminales del transistor bajo prueba, TBP, la frecuencia de muestreo debe ser lo suficientemente grande para permitir el efecto visual de observar las señales de manera simultánea. La conmutación de señales se hará en base al circuito integrado 4052, como se explicó en la sección 2.1. El 4052 es un dispositivo CMOS que presenta internamente 2 multiplexores de 4 entradas a 1 salida, controlados simultáneamente a través de dos señales de niveles TTL (OL y 1L) que las denominaremos Q3 y QÓ- Las dos salidas del 4052 se conectarán de manera directa a los terminales Base y Colector del TBP, mientras que el Emisor se encuentra conectado permanentemente a una resistencia fija de lOOfl Si las señales Qs y Qe forman en conjunto una secuencia cuyo número de combinaciones es 4 (00, 01, 10, 11), durante un cierto tiempo se habilita el paso de una sola de las cuatro señales aplicadas a cada entrada del conmutador mediante una secuencia alternada y repitiéndose el ciclo. Para nuestro caso, las señales aplicadas a cada entrada son BI, Ba3 BS y Bj para el primer multíplexer y Ci, Cs, Cs y Ci para el segundo. El esquema de conmutación se indica en la figura 2.30. Puesto que la frecuencia del generador de escalón del circuito de la característica de salida es fgen / 16, la señal Qs, que es la menos significativa en el 4052, debe ser por lo menos fgen/32, esta señal se obtiene directamente tomando la señal de salida 85 del circuito de temporización. Qe, por consiguiente será Sg del circuito de temporización. Los niveles de polarización del 4052, al igual que del resto de los conmutadores electrónicos se indica en la sección 2.1. Las formas de onda obtenidas a las salidas de los dos multiplexer se indican en la figura 2.31. 94 2.5.4.2 cmcorro BE CONMUTACIÓN BE SEÑALES A LOS CANALES DELOSCILOSCOMO. Una forma aproximada de la visualización de las señales del EPAT para un transistor KPN se indica en la figura 2.32, en ella la característica de salida se aprecia en el primer cuadrante al igual que la recta de carga dinámica del transistor. Ambas presentan corriente de colector y voltaje colector-emisor positivas; la característica de entrada, que relaciona voltaje base-emisor y corriente de base se observa en ei segundo cuadrante (si bien ambos parámetros son positivos, esto se hace por motivos de mejor visualización). En la práctica, la característica de entrada tendrá en la pantalla del osciloscopio un eje de referencia distinto que el resto de curvas, al que denominaremos £2. EJE E 2 f-EJEX Fig. 2.32 Visualización de las características de un transistor NPN obtenidas en el EPAT. El tercer cuadrante presenta la forma de onda del voltaje de base del amplificador en emisor común, esta señal consta de una parte continua, provista por el circuito de polarización y otra parte alterna, la cual proviene del generador de entrada. Al igual que la característica de entrada, esta señal hace uso del eje de referencia E2. La parte superior de la pantalla del osciloscopio (eje Y positivo) se escalará en corriente (para el caso de transistores PNP, el escalamiento de corriente ocurrirá en el eje Y negativo) ; la parte inferior de la pantalla (eje Y negativo) se encuentra escalada 96 en tiempo, y esto se debe a que las señales, tanto de entrada como salida del amplificador se encuentran ubicadas en el tercer y cuarto cuadrante, el escalamiento dependerá de la frecuencia de la señal alterna, externa o interna que usará el equipo. El eje X en su totalidad se encuentra escalado en voltaje. En este circuito se produce fundamentalmente una conmutación espacial de puntos de aplicación de los canales del osciloscopio. Cada uno de los circuitos generadores de las señales que involucra el EPAT tienen puntos de aplicación específicos para las entradas de los canales A y B del osciloscopio, por ejemplo del circuito generador de la característica de salida, el canal A se aplicará directamente en el emisor del TBP, mientras que el canal B en la salida del amplificador operacional que proporciona en su salida el voltaje colector-emisor, estas posiciones pueden no resultar útiles para la observación de las características restantes. Si bien las características de entrada y de salida pueden obtenerse fácilmente en el osciloscopio, tomando las señales como se indica en las figuras 2.23 y 2.25, esto no ocurre con las señales que requiere la etapa del amplificador ya que, al trabajar con señales externas (tanto horizontal como vertical) al osciloscopio es necesaria la. inclusión de una señal de barrido externa (que ha sido diseñada y explicada en la sección 2.4). Adicionalmente debe presentarse la línea de carga DC del amplificador. Una buena aproximación de esta línea puede obtenerse a partir del voltaje de colector del transistor de prueba medido en el amplificador (este voltaje tendrá niveles AC y DC) en el canal B y el voltaje sobre la resistencia de emisor, RE, el cual puede escalarse en corriente amplificando esta señal según los requerimientos de amplitud del eje Y de la pantalla del osciloscopio, este voltaje consta de una parte continua y otra alterna que se encuentra desfasada 180 grados respecto al voltaje alterno VCE- La graficación de estas señales aplicadas en el canal A y B respectivamente, da lugar a una recta de pendiente negativa, que se aprecia en el primer cuadrante en el caso del TBJ NPN, como se observa en la gráfica 2.33, y en el tercer cuadrante para el caso del transistor PNP. 97 VE (V) (b) (a) Fig. 2.33 Graficación de la línea de carga DC del amplificador en emisor común : (a) Señales de entrada a cada canal, (b) Gráfico en el ORC de la línea de carga. Para la graficación de las curvas de entrada, salida y recta de carga del amplificador usaremos el circuito integrado 4053 que contiene 3 conmutadores de dos entradas a una salida controlados cada uno mediante una señal de tipo TTL. Además de las señales tomadas del amplificador se requiere la señal de barrido, la cual será negativa si el TBP es un NPN, o positiva en caso contrario (PNP). Las señales de control necesarias para este circuito se toman desde el circuito temporizador, y son 82 y 83. En la figura 2.34 se indica la forma de ubicación de las señales de entrada al 4053. Hay que considerar que la señal de base debe desplazarse hacia el segundo cuadrante de la pantalla del osciloscopio y esto se logra sumando a dicha señal de base un nivel DC negativo o positivo si el transistor de prueba es NPN o PNP respectivamente, como se hizo para la característica de entrada. El voltaje de emisor necesario para establecer la línea de carga ha sido previamente amplificado, esto se hace para ajustar el nivel DC de la señal de salida (voltaje de colector), la que se toma con referencia OV, mientras que la curva característica de salida, sobre la que se interpola, tiene como referencia el voltaje de emisor. En la misma figura se muestran aproximadamente las formas de onda de salida del 4053, de entre ellas las de mayor importancia son X e Y que las denominaremos Xi e YI. Estas se utilizarán más tarde en el conmutador general de señales de salida. 98 Fig, 2.34 Conmutación de señales del amplificador implemeníado en base a un transistor de prueba NPN 99 Los canales A y B del osciloscopio serán conectados directamente los terminales X e Y de un nuevo multiplexer analógico 4052. El grupo de señales que se aplicarán a las entradas de cada conmutador interno son, respectivamente, Xi, Xa, Xs para el primero e YI, Ya, Ys para el segundo. El período de tiempo que se encuentren habilitados, Xi e Yh por ejemplo permitirá que en el osciloscopio se observe la señal de base, colector y recta de carga, de modo que las señales de habilitación (control) deben ser idénticas que las aplicadas al multiplexer del circuito conmutador de señales a los terminales del transistor, es decir que el mismo período que se habilite el circuito de amplificación, será el tiempo de visualización de las señales provenientes de éste en el osciloscopio, ocurriendo de manera similar para el resto de circuitos. En la figura 2.35 se indica en bloques el circuito multiplexor de señales a los canales del osciloscopio, en ella se observa la secuencia de señales a visualizar. Como se manifestó anteriormente, la frecuencia de conmutación será lo suficientemente grande para que la apariencia en la pantalla sea de un conjunto de trazos visibles de manera estática y continua. X3 X2 X rh ,o fccslx2 Uxo ^h o c>, Q Q \ ? JL YoiviiYaYsI Yl 1X ,, f •v CHB CHA Fig. 2.35 Circuito multiplexor de señales a los canales del osciloscopio 100 2.6 CIRCUITOS ESPECÍFICOS PARA EL JFET 2.6.1 CIRCUITO PARA OBTENER LA CARACTERÍSTICA DE TRANSFERENCIA. La característica de transferencia representa un gráfico de la corriente de drenaje, ID como una función del voltaje compuerta-fuente, VGs, para un valor constante del voltaje drenaje-fuente, VDS. La característica de transferencia puede mirarse directamente en un ORC, obtenida directamente por medidas de la operación del dispositivo, o dibujada de la característica de drenaje. Dos puntos importantes de la curva de transferencia que se muestran son los valores IDSS Y Vp. Cuando estos puntos se fijan, el resto de la curva puede analizarse aplicando la relación14: la cual representa la característica de transferencia. Note que cuando VGS ~ O, ID = IDSS y que cuando ID = O, VGS — VP. Esta relación es conocida como la ecuación de Shockley, la cual es aplicada cuando el dispositivo JFET se encuentra sobre la región de eslrangitlaniiento (pinch-oií). La figura 2.36 nos indica el circuito básico para obtener la curva característica de transferencia de cualquier dispositivo JFET. El circuito requiere de un generador de barrido aplicado en la compuerta del JFET y de una fuente de voltaje continuo constante aplicado en los terminales drenaje-fiíente. Para propósitos de visualizar en el ORC3 el canal horizontal de la opción X vía B, se conectará entre los terminales compuerta-fuente (Ves) y el canal vertical respectivo tomará muestras de corriente de drenaje (lo). Ecuación, de Shockley. Ver gráfico sección 1.2.1.2 101 VDD FUENTE DE DRENAJE DC CONSTANTE GENERADOR DE BARRIDO COMPUERTA D CANAL X Y Fig. 2.36 Diagrama básico para obtener la característica de transferencia Debido a que el JFET es un dispositivo controlado por voltaje, se necesita de un voltaje de control VGS, dicho voltaje variable y periódico es el que proporciona elgenerador de barrido. Con este voltaje y manteniendo un voltaje DC constante en el Drenaje, se pueden tomar muestras de corriente ID como una función del voltaje aplicado. Para el caso de un JFET canal N, el generador de barrido deberá ser negativo y la fuente de DC en el drenaje será positiva. En el caso contrario (canal P)s el barrido es positivo y la fuente de DC es negativa, esto se lo realiza para cumplir con la teoría de funcionamiento del JFET. Para obtener la curva de transferencia, usando cualquier osciloscopio en la condición X VIA B, se tiene el circuito indicado en la figura 2.37: el circuito consiste de un amplificador operacional de comente a voltaje (I/V) con un barrido positivo o negativo en la compuerta. El amplificador I/V contiene 1 selector de tres posiciones para el manejo de escalas de la corriente de drenaje, de la siguiente manera: para 1 mA/V por división 200 fl para 5 mA/V por división 100 H paralO mA/V por división. 102 V D D = 8V Canal N V EE =-8V Canal P 200K Canal Y G Canal XOHI Fig. 2.37 Circuito para obtenerla característica de transferencia de un JFET Un conjunto de transistores NPN y PNP conforman un buffer de corriente^ que usado con el amplificador W puede manejar altas corrientes de drenaje en los JFETs (hasta 100 mA). A continuación se usa un amplificador inversor de ganancia variable para proveer la polaridad correcta en la corriente de drenaje. La entrada vertical del osciloscopio (canal Y) es usada para manejar la corriente de drenaje, y el canal horizontal del osciloscopio (canal X) es usado para el voltaje de compuerta. Esta curva es sumamente importante en el diseño de amplificadores con JFET, puesto que con ella podemos determinar: el punto Q de trabajo (condiciones óptimas de amplificación), el valor de IDSS (se mide cuando se tiene un valor de YGs — 0) y el valor de VP (se mide cuando la ID = 0). La figura 2.38 nos indica los valores anteriormente mencionados. 103 ID(mA) V GS (V) Fig. 2.38 Determinación de ^ y Vp 2.6.2 ORCÜITO PARA OBTENER LA CARACTERÍSTICA BE SALIDA La característica de salida representa un gráfico de la corriente de drenaje, ID como una función del voltaje drenaje-íuente VDS, para valor discretos de voltaje compuertafuente VGS. Si VGS aumenta (más negativo para un dispositivo de canal N, y más positivo para un canal P)s el canal desarrollará una región de agotamiento de modo que la cantidad de corriente necesaria para cerrar el canal sea menor. Se ve entonces que el voltaje de compuerta actúa como un control, reduciendo la cantidad de corriente de drenaje (a un voltaje especificado Vos). Cuando el valor de VGS se aumenta con corriente de drenaje reducida, se alcanza un voltaje después del cual no resultará corriente de drenaje, independientemente de VDS- Este voltaje compuerta fuente de estrangulamiento (pinch-off), Vp es un parámetro importante utilizado para especificar la operación del JFET. La figura 2.39 nos indica el circuito básico para obtener la característica de salida de un JFET, el cual consta de un generador de paso (escalera) aplicado a la compuerta, para poder manipular valores discretos de voltaje VGS. Este generador se encuentra 104 sincronizado con una señal de barrido aplicada al Drenaje del dispositivo. Esta' sincronización servirá para que en cada período de la señal de barrido se obtenga una respuesta en la característica de salida. U/1/M Señal de Barrido Drenaje oCANALX Generador de Paso Compuerta G T-| dr D S o CANAL Y i y- 5- i Fig. 2.39 Diagrama básico para obtener la característica de salida de un JFET Para propósitos de visualizar esta característica en el osciloscopio, el canal horizontal se conectará entre los terminales drenaje-fiíente (Vos) y el canal vertical tomará muestras de corriente de drenaje (!D). El Generador de Paso Compuerta deberá tomar valores discretos entre O y -1 voltios para dispositivos en canal N, y valores entre O y +7 voltios para canal P, a fin de obtener hasta 8 curvas de salida dependiendo del voltaje pinch-off VP que tenga el JPET en estudio, puesto que este valor limita el número de curvas de salida en el dispositivo. La señal de barrido para IFET canal N deberá ser positiva, mientras que para los transistores canal P, ésta deberá ser negativa . Para obtener la característica de salida, usando cualquier osciloscopio en la condición X VIA B, se aplica el circuito de la figura 2.40. 15 Para una mejor comprensión de este aspecto, revisar la sección 1.2.2 105 "—oCanal X /n 40:51 \ " 34J70 17JO 1.2K ^/^ IJTQ 2.4K T^i? <^ w X1 X2 -Í4 S'—o Canal Y <5 <6 100 < <7IHH 1 'i g C S2 S3 S 4 Fíg. 2.40 Circuito para obtener la Característica de salida de un JFET. En este circuito., el generador de paso se lo realizó utilizando un MLJX de 8 a 1 (circuito integrado CD4051), conjuntamente con un amplificador inversor. Los relojes que manejan este circuito integrado, A, B y C, tienen frecuencias que están en una relación de 1A, 1/8 y 1/16 con respecto a la frecuencia, fi del generador de señal del equipo16. En el MUX las 8 entradas se encuentran conectadas a resistencias alimentadas por 8 voltios. Los valores de estas resistencias se determinan de acuerdo al valor de voltaje requerido por la compuerta Ves- Aplicando la siguiente relación: Vos ~ ~ Rf V DD (2.14) En la cual: Rr = Resistencia de realimentación del amplificador inversor. RmiK = Resistencia de entrada a los pines del ÍVÍUX. VDD — Voltaje de polarización (8 V). Vos — Voltaje de entrada a la compuerta. Por ejemplo, para obtener un valor de voltaje de compuerta-fuente de IV, la resistencia Rmux correspondiente, se obtiene de la ecuación anterior como sigue : 16 Las señales S2, $3 y S¿ provienen del circuito de Temporización. 106 V DD = *1000 = GS La tabla siguiente resume los valores de VGS que requiere el circuito y su respectivas resistenciasde entrada al mux, R^. VGS(V) Rmu, (H) 1 sooo 2 •j> 4000 4 2000 5 1600 6 1300 7 1200 2700 Tabla 2.3 Resistencias de entrada R,,m para el respectivo nivel de voltaje de paso Un caso especial se define para el valor VGS = OV, para su obtención una de las entradas del 4051 es conectada directamente al nivel de referencia OV (tierra). La señal rampa al estar sincronizada, deberá tener la misma frecuencia que el generador de paso. Con esto se logra que la señal barra una sola vez la curva generada por el correspondiente escalón del generador de paso. La entrada vertical del osciloscopio (canal Y) es usada para manejar la corriente de drenaje, y el canal horizontal (canal X) es usado para el voltaje de drenaje-fuente. La aplicación de esta curva en la práctica nos sirve para determinar el valor de IDSS (cuando VGs = 0), y el valor de V? (cuando ID = 0). Estos parámetros se indican en la fisura 2.41. 107 1 Dss _^=-=. VP = -3.5V Fig. 2.41 Determinación de IDss y VP de un JFET 2.6.3 CIRCUITO AMPLIFICADOR CON JFET La configuración de un amplificador en fuente común proporciona la mejor operación de ganancia de voltaje. Una señal de entrada se aplica a la compuerta y la señal de salida se toma del drenaje, el terminal de fuente es la referencia. El circuito equivalente en AC del JFET es muy simple en relación al del TBJ, teniendo solamente una fuente de corriente de salida cuyo valor depende de la transconductancia del dispositivo, gm, el principal factor del dispositivo. Para esta configuración, se utilizará el circuito de polarización fija, el cual se obtiene utilizando una fuente de voltaje para colocar en polarización inversa a la unión compuertafuente. Esta fuente será variable para facilitar el cambio de las condiciones de trabajo del amplificador; la resistencia de drenaje será un potenciómetro que permita manipular la ganancia del amplificador externamente. La forma de onda y amplitud de la señal de salida en los amplificadores con JFET, es más dependiente del JFET que para el caso de TBJ, y por consiguiente no es posible diseñar un amplificador para una sola condición de trabajo con JFETs de características distintas. En la figura 2.42 se muestra el circuito amplificador en Fuente Común implementado en el equipo. Para su diseño se han tomado las consideraciones siguientes: 108 SS = 1 a 40 mA VP = -1 a -8 V VDD RJk Vo i Fig. 2.42 Circuito amplificador en Fuente Común El circuito debe permitir la elección externa de VCSQ, ya que debe abarcar el valor de VP para cualquier JPET. La fuente VGG variable externamente permitirá la variación directa de VGSQ. La resistencia RG se incluye para permitir que cualquier señal alterna de entrada aplicada a través de Ci se desarrolle en RG. En tanto que cualquier señal alterna se desarrolla en RG, la caída de voltaje en DC a través de RG es cero. Se ha elegido RG = 20KÍ1 Sea Rs - 100^, para favorecer las condiciones de amplificación y facilitar el manejo de las escalas de corriente. La ganancia del amplificador, mostrada en la ecuación (2.16), a más de depender del parámetro gm, es función, tanto de RD como de RS. Puesto que gm varía según el JFET de prueba, es conveniente elegir al potenciómetro RD grande respecto aRS. En nuestro caso Av — -- RD + Rs (2.16) Analizando una rama en DC para el circuito de la figura anterior, se tiene: VDD = IDQ RD + VDSQ + IDQ RS 109 (2.17) Consideremos la condición máxima de polarización, que al igual que para el caso del amplificador con TBJ, es VDD = 8V. De la ecuación anterior: (2.17) Para el caso en que RD = 10KÍ1, el punto VDSQ óptimo para que el amplificador funcione correctamente se obtiene si IDQ es bajo (menor a O.ómA). Sin embargo ID puede ser aumentado si RD es menor. El circuito diseñado se indica en la figura 2.43. i 10uF M L -/I • T C1 JRO -QV^r *k \f 10uF h 100 ^I I > r-. Vo Fig. 2.43 Circuito amplificador en Fuente Común impleinentado en ei equipo Debe quedar claro ques el análisis se ha hecho considerando al amplificador sin carga. La adición de cualquier RL reducirá la amplitud de la señal de voltaje de salida, Vo. La principal limitación del amplificador consiste en que no podrá manejar grandes corrientes de drenaje; es decir el punto de trabajo se encontrará determinado por un valor bajo de IDQ. La fuente de polarización que tiene este circuito será de un valor máximo de SV3 lo cual es el principal factor para no poder obtener mayores ganancias de voltaje y manejar dispositivos de elevadas corrientes. Esta limitación en la fuente de polarización se debe a que todos estos parámetros deben ingresar a un circuito de multiplexación, lo que no 110 permite entradas de voltaje mayores a las de su propia polarización, que en este caso es como máximo 8 voltios. 2.6.4 CIRCUITOS DE IVIÜLTIPLEXACION DE SEÑALES PARA EL J'FET Al igual que para el caso del TBJ se presentan circuitos multiplexores destinados a la conmutación de señales a los terminales del JFET, y a la salida del ORC. 2.6.4.1 CIRCUITO MULTIPLEXOR: SEÑAL DE COMPUERTA, SEÑAL DE SALIDA Y RECTA DE CARGA Para obtener la recta de carga, debemos tener presente las Curvas de Lissajous que se presentan en el osciloscopio en la condición X VIA B. Si se ingresa una señal alterna (señal de compuerta) en el canal X y una señal alterna desfasada 180 grados con respecto a la entrada (señal de salida o de drenaje) en el canal Y3 seleccionando la posición X VIA B del osciloscopio, se obtendrá una recta, la cual representará la Recta de Carga del amplificador. Esta recta debe situarse sobre la curva de transferencia, para poder determinar el punto de trabajo Q del amplificador. Para tal efecto, se realizarán varios ajustes a las señales presentes. Para lograr visualizar en el osciloscopio (X VÍA B), las tres señales presentes: señal de compuerta, señal de salida y recta de carga, debe realizarse una respectiva multiplexación de señales, en la cual además de las señales anteriores, intervendrá una señal rampa. La figura 2.44 muestra el esquema fundamental de multiplexación en el cual para la conmutación se usa el circuito integrado CD4053. El primer par de señales multiplexadas (señal de compuerta y salida) están manejadas por un reloj de frecuencia fi/4, mientras que los otros dos pares de señales se manejan con un reloj de frecuencia fi/8, donde fi es la frecuencia de trabajo o frecuencia del generador de entrada (interno o externo). Esto se realiza con el objeto de obtener en cada canal del osciloscopio una combinación adecuada de señales, las mismas que en la condición X VIAB, nos representen lo deseado. 111 VDD 1 V Vin uSy1 • • " 4 1 1 k P\• -Ji 1? GS --H VGG >RL s>R K S \/ \ 1 i v I 1 (a) C a n a l 1T ¡ i Ves XO V GS V0 X1 YO V,e sc Y1| fi T Yo (b) Fig. 2.44 Esquema fundamental de multiplexación de señales de compuerta, salida y linea de carga : (a) Señales obtenidas del amplificador (b) Circuito de multiplexación de señales En la figura 2.44(b), la señal VGS se obtiene a partir de la salida de un circuito diferenciado^ cuyas entradas son VG y Vs, la señal Vesc proviene de un amplificador que controla el voltaje de fuente, Vs, hasta obtener la escala adecuada de corriente en la pantalla del ORC. 112 2.6.4.2 CIRCUITO MULTIPLEXOR DE SEÑALES A LOS TERMINALES BEL TRANSISTOR Esta multiplexación se realiza con el objeto de obtener en la pantalla del osciloscopio la característica de salida, la curva de transferencia y la acción amplificadora como tal (señal de compuerta y señal de salida). Para nuestro propósito utilizaremos el circuito integrado CD4052, de manera similar a lo que ocurre en la conmutaciuón de señales para el TBJ. El circuito que se muestra en la figura 2.45 servirá para multiplexar señales a los terminales del transistor JFET canal N. Para los JFET canal P se invierte la polaridad de las siguientes señales; • La señal proveniente del generador de paso, • La señal proveniente del generador de barrido. • La fuente de polarización variable, que en este pasa a ser máximo de VEE = ~S voltios. • La fuente de polarización que alimenta a la compuerta, que en este caso pasa a ser VDD = 8 voltios. • La fuente de voltaje constante de drenaje, que pasa a ser de -8 voltios. Este voltaje nos sirve para obtener la característica de transferencia del dispositivo En el circuito de la figura 2.45 todos los multiplexores CD4052 están manejados por relojes comunes; la frecuencia de cada uno de ellos con relación al generador de entrada están en una relación de fi/32 fj/64 respectivamente. Esto nos permite obtener al mismo instante en los terminales del transistor: la señal del generador de paso (en la compuerta), la señal de barrido (en el drenaje) y una resistencia de 100Í1 (en la fuente), que en conjunto nos permiten visualizar la característica de transferencia del dispositivo. Análogamente, si se ingresa de manera correcta las señales a los terminales del transistor, se obtendrán las otras curvas del dispositivo. 113 BARRIDO POSITIVO T A CK1A l—I c B |D CK1B Í Y GENERADOR DE PASO D i 200K0 Fig. 2.45 Circuito multiplexorde señales a los terminales del JFET 114 •1053 ^ X2,X3 2.6.4.3 CIRCUITO MULTIPLEXOR DE SEÑALES A LA SAJL1DA DEJL OSCILOSCOPIO. Una vez obtenidas por separado todas las curvas de análisis del dispositivo, resta por muítipíexar las salidas respectivas a los canales del osciloscopio; es decir, escoger todas las salidas que ocupen el canal X (Xo> Xi, X2} Xs) y llevarlas a un mux de 4 a 1 para obtener una sola señal compuesta por todas las anteriores. Similar análisis se realiza con todas las señales que ocupen el canal Y. El circuito que permite muítipíexar las salidas de cada arreglo por separado,, se indica en la figura 2.46. XD X1 YO X2.X3 Y1 Y2.Y3 1 CK1 A *" S5 CK1 B se -* 4052 4052 GÁNALA CANAL B Fig. 2.46 Circuito inulúplexor a las entradas A y B del ORC En este caso los relojes de manejo de los Mux 4052, tienen una frecuencia con relación al generador de señal de fi/32 y fi/64 respectivamente. Este tipo de conmutación, es independiente si estamos trabajando con transistores JFET canal N o canal P, puesto que lo único que se realiza es conmutación de salidas. Para una frecuencia baja (mínima frecuencia de entrada de señal £,„„ = 400 Hz)3 esta conmutación puede ser perceptible por la vista, obteniéndose en el osciloscopio en la condición X VIA B, una especie de titileo entre las señales de salida. 115 2.7 CIRCUITO DE ALIMENTACIÓN GENERAL El circuito de alimentación general,, será capaz de proveer varios niveles de voltaje DC., a partir de una toma de la red de 120 voltios de AC. Los valores de estos voltajes van a depender de los requerimientos de cada etapa del equipo para su correcto funcionamiento. Estos valores de voltaje son: Fuente de DC de: +5 V,. +8 V fijos. • Fuente de DC de: +2V a +8V variable. Fuente de DC de: -5 V, -8 V fijos. • Fuente de DC de: -2V a -8V variable. • Fuente de DC de: +6V fijo. Para poder manejar directamente la toma de 120 voltios en AC, utilizaremos un transformador con iap central con una relación de 120 a 18 voltios en AC. Posteriormente este nivel de voltaje será rectificado y se usará un filtro para obtener un nivel positivo y otro negativo de DC con un bajo rizado. El esquema fundamental de la conversión AC en DC se lo indica en la figura 2.47. -15V 5- /0 3^ S \: S^ ~"s P X] ? HL5V •—O ( ^ ^ 4700uF ~^ 47ÜOuF Fig. 2.47 Conversor AC DC Una vez obtenido los niveles fijos de voltaje de +15 y -15 voltios DC, se procede a implementar los circuitos reguladores de voltaje para obtener los voltajes especificados anteriormente. 116 Para obtener los valores de +5V, +8V, ~5V y -SV, se utilizará los circuitos integrados reguladores de voltaje LM7S05, LM780S, LM7905 y LM7908 respectivamente. El regulador de voltaje fijo toma como entrada un voltaje DC de alto rizado y entrega un voltaje de salida Vo, de un valor DC fijo de bajo rizado. En la figura 2.48 se indica el circuito fundamental para cualquiera de estos dispositivos, en donde los capacitores de entrada y salida conectados a tierra ayudan a mantener el voltaje DC en su valor y adicionalmente ayudan a filtrar las variaciones de voltaje a cualquier frecuencia elevada. Los reguladores que hemos utilizado manejan una corriente de 1.5 A, necesaria para los requerimientos de corriente de cada sistema. LM73XX i 0 ^itl ^ -^ Vi Vo 3 GliD 2 s- - ^ (a) LM79XX 2 GHD 1 ''in ^ s- ^-, Y ^ (b) Fig. 2.48 Reguladores fijos de voltaje: (a) Voltaje Positivo (b) Voltaje negativo La implementación de fuentes de voltaje variables positiva y negativa se realiza a partir de los reguladores LM317 y LM337, respectivamente. El LM317, por ejemplo, puede ser operado con voltaje de salida regulado en cualquier nivel DC sobre el rango de voltaje desde 1.2V hasta 37V. La figura 2.49 muestra una conexión típica utilizando el CI LVD 17. 117 LM317 Yin Fig. 2.49 Regulador Variable LM317 Por lo tanto, para obtener los valores de voltaje variable entre +2V y -H8V, y el valor fijo de +6V, utilizaremos el LM317, y para un nivel entre -2V y -8V se utilizará el LM337 que es un regulador variable negativo. El voltaje de salida deseado puede calcularse utilizando la fórmula: Vo = V ]ÍE F(l+- i ) Ki (2.18), donde ViiHF=1.25V. La selección de las resistencias RI y R2 permite ajustar la salida a cualquier voltaje deseado sobre el rango de ajuste (1.2V a 37V). Para la fuente regulada variable positiva entre +2Y y +8V, asumiendo RI = 360Í1 el valor correspondiente de R2 para obtener SV es 2 KQ. La elección de un valor inferior implica un voltaje de salida entre 1.2V y SV. De modo que, para abarcar dicho rango se implementaR2 mediante un potenciómetro variable, cuyo valor máximo es 2KTL Para la fuente regulada variable negativa entre -2V y -8V, los valores de las resistencias RI y R2 son: R! = 390a R2 = 2 Kí} (Potenciómetro) 118 Para la fuente regulada fija positiva de +6V, los valores de las resistencias Rj y R2 son: Ri = 220 fí R2 - 2 KH (Potenciómetro) En cada caso, RI se implementa mediante un resistor variable (potenciómetro), que define en forma directa el voltaje DC de salida del regulador. Igualmente los reguladores variables que hemos utilizado manejan una corriente de 1.5 A, suficiente para soportar la carga del circuito. Todos los circuitos diseñados anteriormente tienen como voltaje de entrada, el voltaje que proporciona el circuito conversor AC en DC (rectificador y filtro), que para el caso de los reguladores positivos, este voltaje es +15 voltios y para los reguladores negativos es -15 voltios. Un esquema completo del circuito general de alimentación se indica en la figura 2.50. 119 Fig. 2.50 Circuito de Alimentación General 120 CAPITULO 3 CONSTRUCCIÓN Y PRUEBAS EXPERIMENTALES CON EL EPAT 3.1 CONSTRUCCIÓN DEL EPAT 3.2 PRUEBAS EXPERIMENTALES CON EL EPAT 3.1 DIAGRAMAS CIRCUITALES DEL EQUIPO Y SU IMPLEMENTACION En este capítulo se conocerá físicamente la estructura interna del equipo, es decir, la ubicación de las tarjetas que conforman el equipo, y la posición de los componentes electrónicos en las tarjetas con sus respectivos conectores de interconexión. Para el manejo del equipo, hemos aplicado una técnica de construcción modular, esto nos permitirá realizar una fácil manipulación (ajuste o calibración) de ciertos elementos para el correcto funcionamiento del equipo, y en caso de ser necesario un fácil mantenimiento del mismo. El equipo consta de cuatro módulos o tarjetas independientes, las cuales para poder interconectarse entre sí utilizan conectores desmontables. La denominación de los módulos es la siguiente: Módulo de alimentación general del equipo Módulo de Sincronismo, Temporización, Barrido y Generador interno Módulo de prueba del TBJ Módulo de prueba del JFET Como parte del módulo de alimentación general, se debe incluir un transformador con toma central, el cual nos sirve para poder transformar la red de alimentación de 120V en AC a 18V en AC, voltaje necesario y suficiente para poder manipular a todo el módulo de alimentación. El procedimiento a seguirse en la construcción de cada una de las tarjetas es similar y consta de dos puntos importantes: 122 1. Previamente a la obtención de las tarjetas o módulos de construción del "EPAT", • se debe realizar un diagrama circuital completo de cada una de ellas por separado., para dicho efecto se utilizará el paquete computacional ORCAD-SDT, en el cual se genera un archivo esquemático SCH. 2. Utilizando varios utilitarios del ORCAD procedemos a depurar el archivo SCH para obtener el archivo netlist para el route del TANGO, con éste archivo y con otro creado en el programa TANGO-PCB, el cual contiene la distribución de los elementos en la tarjeta, se procede a realizar un ruteado automático de pistas y vías mediante la aplicación TANGO-ROUTE. Puesto que el diseño de cada una de las partes que comprenden cada módulo, se lo realizó en el capitulo 2, entonces nos limitaremos únicamente a presentar los diagramas circuitales, tarjetas de distribución de elementos y tarjetas con el ruteado de pistas y vías. En los módulos de alimentación y de sincronismo-barrido, los conectores desmontables son semejantes pero independientes; es decir, son conectores que manejan las mismas señales pero que no se comparten mecánicamente, esto se realiza para manejar a cada tarjeta por separado; por ejemplo; la tarjeta de alimentación utiliza tres conectores independientes para suministrar el voltaje de polarización a cada una de las tarjetas; la tarjeta de sincronismo utiliza dos conectores independientes a fin de proporcionar los relojes necesarios para la conmutación a los módulos de prueba de TBJ y JPET por separado. En los cuatro módulos de construcción intervienen dos tipos de conectores, unos que nos permiten interconectar internamente con las otras tarjetas y otros que se conectan externamente con el panel frontal de presentación (ver foto en la figura 3.1), en el cual se encuentran alojados todos los controles de operación del equipo. Además para poder conectar los potenciómetros externos a los módulos, se hace uso de cables, los que se encuentran soldados en las respectivas tarjetas. 123 Debido a la complejidad circuital de tres de los cuatro módulos del equipo, la disposición del ruteado de pistas y vías se lo realizó a ambos lados (BOTTOM y TOP); es decir, en el lado de soldadura de elementos y en el lado de ubicación de los componentes. El único módulo que utilizó sólo el lado de soldadura para el ruteado fue la tarjeta de alimentación. Esta disposición del ruteado fue aceptable, puesto que asumimos un tamaño adecuado para las tarjetas. Fig. 3.1 Píinel .frontíil de presentación del Equipo A continuación se presentan los diagramas circuitales, la disposición de elementos dentro de los módulos y las tarjetas con el ruteado automático de pistas y vías. 124 Fig. 3.2 Módulo de Alimentación General 125 Fig. 3.3 Distribución de elementos en el módulo de alimentación general Fig. 3.4 Trazado de pistas y vías pard el módulo de alimentación general Esc: 1: 1 126 Fig. 3,5 Módulo de Sincronismo, Temporizadon y Barrido 127 R5 [i n o <5 F & C3 n /T\Q °} o [a o o) n ooooooo o o o o o o o o -"DOOOÜOO 0 JP1 Pl O 0 O OO OO i 1 : O O O O O O O (5T)fi\o° ^ ¿ la) 1 1 afj[2]a Q a o o o o o o o o o o -* a o o o o o o D § 0 D 0 a o o o o o o o o o o k U a a tfll ° a ffTÍ D a hit ' Q RT£ Q ffifí1 o o o o o o — o - " D O O O Q O O G (00) C4 Q O O O O O O Q a ° U6 o o 0 o °LJnja o o o o o o o o o o o a 0 n n o _¡> -1 a ° a [fOjla a o o a ° o ue o o o in r D ^1 - ' a o O O Q O O — JP3 faooooooc j non a. •* u o o o o o o o «n o o o Fig. 3.6 Distribución de elementos en el modulo de barrido Fig. 3.7 Trazado de pistas y vías en el lado de soldadura del módulo de barrido Fig. 3.8 Trazado de pistas y vías en el lado de componentes del moódulo de barrido Esc: 1:1.25 128 Fig. 3.9 Módulo de prueba de TBJ 129 ollRTla a R2" a a ~KTo alRSla O O O O O O O O U1 (oooooooa) r™—, ™P -'DOOOOOOO a(B2£!D Q |^| ° _j\°, ° ooooooo "fPfTr aíTría ppiojo a R12 D n o o r 1 ci a o r-DT u5i o e*J tÜ-J (oí L-I r O O C o 3 Q O O O O O O O 0 O D ^ °0 ° ' oooooooo S -rr* ^> n o o o o o o o o o o aíM "* a(5I§a DGSHa a|RTB|a a|RTs|a alRzga aR^Tla aR35]a DÍR^4° dfRTTia Da KK| o o o o o o o DDr^r afRí^a = areSüa a a i= D n[gT71n D a i—c^3—i Eig alft-tao O •*• a[R5T]a 5 aa ooooooo o o b -'aoooooo R D Í|g a a E] ^ 0 aoooooo - * O O O O O O O O Q a R) p:[ a op^a ooooooo k a o u 1 a afí^a afTÍS^a p,0 n 1 a p[gRn oooooooo US a afRTTla ~* D O O O O O O í23 o O R16 ^ ¡> R53 n O^o °_a a a O o 51 1 o a afKTÍlQ M(S|5| 2| ID R31 a R] r a gj a o o o o o o a DlRéTla afgéqo a[Rgga a[R5go W9 D O Q o jp+ (ñ a d) «> r -* D O O O O O O O JP3 CD 02 20 a D D D a D a Q D D l l o) , aaDaDpDDnpin Fig. 3.10 Distribución de elementos en el módulo de prueba de TBJ Esc: 1:1.25 130 Fig, 3.11 Trazado üe pistas y vías en el lado de soldadura del módulo de prueba de TBJ Fig. 3.12 Trazado de pistas y vías en'el lado de componentes del modulodde prueba de TBJ Esc: 1:1.5 131 Fifi. 3.13 Módulo de Prueba de JFET 132 R22 Fig. 3.14 Distribución de elementos en el módulo de prueba de JFET Esc: 1:1.25 133 bottom Fig. 3.15 Trazado de pistas y vías en el lado de soldadura del módulo de prueba de JFET Fig. 3.16 Trazado de pistas y vías en el lado de componentes del módulo de prueba de JFET Esc: 1:1.25 134 3.1.1 DISPOSICIÓN DE LOS MÓDULOS DENTRO DEL EQUIPO Antes de hablar de una disposición de módulos dentro del equipo, mencionemos algunas características de la caja metálica en la cual van incorporadas las cuatro tarjetas y el transformador; estas características son: El material de la caja metálica es de acero reforzado, resistible a golpes externos y a cualquier presión ejercida externamente. El peso de la caja metálica por ser de acero reforzado es de aproximadamente 3 Kgs peso elevado pero que se compensa con la resistividad del equipo. El peso completo del equipo una vez montados todos los módulos y el transformador en la caja metálica es, de aproximadamente 5Kg. Las dimensiones de la caja metálica tomando en consideración el tamaño de los módulos y aplicando una adecuada distribución de los mismos conjuntamente con el transformador, son: largo = 250mm, ancho = 210mm y altura = 1 lOmm. La disposición de los módulos dentro de la caja metálica del equipo, se la realizó tomando en consideración varios puntos de análisis; por ejemplo, el tamaño de cada una de ellas, la ubicación de los conectores para una adecuada interconexión y la ubicación de los controles externos que van encaminados hacia un panel frontal de presentación externo al equipo. Aprovechando la homogenidad de los módulos de prueba del TBJ y del JFET, se procedió a construir a las dos tarjetas del mismo tamaño, con el objetivo de poder ubicarlas una sobre otra para ahorrar espacio en las dimensiones de la caja metálica. Similar situación ocurrió con los otros dos módulos restantes, el de alimentación y el de barrido. En este caso se vio la necesidad de ubicar el módulo de alimentación sobre el módulo de barrido, puesto que este módulo se encarga de proporcionar el voltaje de alimentación a todas las tarjetas, razón por la cual esta tarjeta debe incluir disipadores de calor, los cuales deben estar a un nivel superior de las tarjetas dentro del equipo. 135 Desde el punto de vista de la conexión de los conectores, se escogió la alternativa de montaje que facilitaría la conexión y desconexión de los mismos para un adecuado montaje y desmontaje deias tarjetas dentro del equipo. Otra alternativa para la disposición de los módulos, pero que no fue considerada tan primordial, fiíe la conexión de ciertos controles externos ubicados en el panel frontal de presentación del equipo, no se le dio importancia puesto que estos controles llegaban a conectarse a los módulos por medio de cables o mediante los conectores anteriormente mencionados. La foto indicada en la figura 3.17 nos muestra una vista interior completa del equipo, en ella se puede apreciar la tarjeta de prueba del JFET y la tarjeta de alimentación, la cual se encuentra muy cercana al transformador. Fig. 3.17 Vista interior del Equipo 136 3.1.2 DISPOSICIÓN DE CONECTORES DENTRO DEL EQUIPO Para poder realizar una identificación de los conectores dentro del equipo, se utilizan los diagramas mostrados en la figura 3.18, en la cual hemos hecho una aproximación de la ubicación de los conectores tanto en las tarjetas inferiores como en las superiores del equipo. La denominación CON indica que es un conector que interconectará a las tarjetas dentro del equipo, mientras que CONEXT es un conector que interconectará a cualquiera de las tarjetas pero con el panel frontal de presentación, por ejemplo: CON4: Conector que lleva los relojes para los MUX desde el módulo de sincronismo y barrido hasta el módulo de prueba del JFET. CON3: Conector que conduce el voltaje de alimentación necesario desde el módulo de alimentación hasta el módulo de sincronismo y barrido. CONEXT3: Conector que permite manipular sea un TBJ NPN o un TBJ PNP, mediante un control mecánico externo al equipo, ubicado en el panel frontal del mismo. CONEXT8: Conector que nos permite sacar los terminales del JFET del módulo de prueba hacia el panel frontal, para poder realizar las pruebas con cualquier JFET. CONEXT6; Conector que nos permite manipular las escalas de corriente de drenaje ID, mediante un switch mecánico de tres posiciones externo al equipo, ubicado en el panel frontal del mismo. Para evitar un daño interno del equipo, se ha incluido en la parte posterior del mismo un fusible de 2QOmA a la entrada del transformador. 137 ^ i ° O O Q i CONEX76 "* o o o o TRANSFORMADOR CONEXT7 Selector CH A/B LÜjD JPI6 CON1 JP21 Cb o o) Solido del Tronslormodor JP11 r12 1 CONEXT8 [ o o o o ' | Socolo poro JFEJ (fTp jj] CON1 Solido del Tronslorrnodoc TARJETA DE PRUEBA DEL JFET TARJETA DE ALIMENTACIÓN CONEXT9 Selector CHH/CHP °0 jpi? CON? (a o o o o o o o> wimonioclon loriólo JH.I °0 CON4 CON7 Relojes pora los UUX Alimentación do lo tárjela JP1B JP19 (Dooooooo) (ppoooooooo) JP13 CON6 (o o o o o c, o oí Aiimonlocian loriólo TBJ «: £ JPU rrtw^ de Barrido VISTA SUPERIOR DEL EQUIPO (PLACAS SUPERIORES) -. o CONEXT3 S«l«ctor NPH/PNP r^ 1 D D aa aa aa TRANSFORMADOR aa CON1 £ aa ~* 8 " •=^-5, Solido del "= ' Tronslormodor jei aooooooooooo TARJETA DE PRUEBA DEL TBJ CON EXT 1 S«tl«ctor da barrido CONEXT4 Selector CH A/B TARJETA DE SINCRONISMO, BARRIDO Y GEN. INTERNO Í5| ^y CONEXT5 JP8 Selector U Y mocólo poro TEU B ' r |o] CON3 (a o o o o o o o) o o Relojes pora los UUX 0 CONEXT2 CON5 o o o s. _ j p)0 ?lsl CON6 >JÍmonloc!on de lo tarjeta CON4 (aooooooo) JP4 CON5 faooooooo) JP5 Relaje) pora loi UUX VISTA SUPERIOR DEL EQUIPO (PLACAS INFERIORES) Fig. 3.18 Disposición de conectores dentro del equipo 138 3.2 PRUEBAS EXPERIMENTALES CON EL EPAT Esta parte contiene una descripción de las pruebas de funcionamiento del Equipo de Prueba para Amplificadores a Transistor, EPAT., formas de onda y resultados en las mediciones de algunos parámetros importantes de los transistores de prueba. Se indican además algunas condiciones y precauciones para el correcto funcionamiento del EPAT y un estudio comparativo de los resultados obtenidos en base a nuestro equipo con otros equipos de medida. 3.2.1 SEÑALES BE SALIDA BEL EPAT Las señales obtenidas por el EPAT se clasifican en dos grupos: señales de excitación al transistor bajo prueba, TBP y señales a los canales del osciloscopio. Como es de esperarse, las señales de excitación son, en términos generales, constantes (o fijas) independientemente del TBP. 3.2.1.1 Señales de Excitación del EPAT En las figuras 3.19 (a), (b), (c) y (d) se observan la secuencia de las señales de excitación a los terminales Base, Colector; Compuerta y Drenaje de los transistores bajo prueba en un período completo, para el caso de transistores .NPN, PNP y JFET canal N y Canal P, respectivamente17. El período total para cada caso es 40ms, la frecuencia del generador (frecuencia de trabajo) es 2KHz. Las pruebas sucesivas de funcionamiento del equipo nos llevan a determinar a SOKHz como la frecuencia máxima de trabajo del equipo; a frecuencias superiores a la indicada el equipo presenta ciertos trazos en la pantalla del ORC, que pueden alterar el resultado del análisis para algún dispositivo de prueba y provocar conclusiones erróneas. Debido a lo anterior se recomienda la medición de las características del TBP a frecuencias distintas. Las señales indicadas han sido obtenidas por medio del osciloscopio digital TEK TH5720 y del software WAVESTAR 1.0.3 de TEKTRONIX. 11 139 jlliSsiB^ |éfi raMWfíHfc'&sí a 3 ¡¿ HÍhpHrmPnra^mHi itíj ^ t^: ,J*_ uíJ^w-H ^J1*. VM Fig. 3.19(a) Señales de Excitación a los terminales Base y Colector para un transistor NPN. ÍÍ&7.S ! « I ¡¡, í i1 H :¡í J< s s ¡ : "*- '- ürj.a...i Fig. 3.19(b) Señales de Excitación a los terminales Base y Colector para un transistor PNP 140 Fig. 3.19(c) Señales de Excitación a los terminales Compuerta y Drenaje para un JFET canal N 2,'OO A. 5 . .5i r:íí;:;ÍKÍSíS3;E^ :::!ii:b:;::E;ci:i;;p:!^ j^iaaBHSNgfeis l-m- aeHagmHtgKgffM Fig. 3.19(d) Señales de Excitación a los terminales Compuerta y Drenaje para un JFET canal P. 141 3.2.1.2 Señales a los canales del ORC. Las señales de salida a los canales del osciloscopio son básicamente dependientes del dispositivo de prueba, por este motivo nos referiremos al análisis de éstas a partir de los resultados obtenidos por el EPAT para algunos de los transistores y diodos más comunes del mercado. La manipulación de los controles del EPAT, para su funcionamiento correcto, se explica de manera detallada en el "Manual de Operaciones del EPAT\o en el Anexo 1 del presente trabajo. En la figura 3.20 se indica la respuesta del EPAT cuando se ha conectado en los terminales de TBJ el transistor 2N3904. La frecuencia de trabajo es 2.5KHz. El selector de IB adecuado para este caso es 5u.A/curva. El punto de trabajo Q para la amplificación indicada es: VCE= 5V, Ic = 2.7mA. Para dicho punto, la corriente de base correspondiente es, aproximadamente 12.5pA La relación hfe o (3 determinada a partir del equipo para Ic e IB obtenidas es (3 = 2.7mA/12.5uA = 216. El valor VBE de saturación determinado directamente a partir del mismo gráfico (y de la pantalla del osciloscopio) es 0.7V. Para el caso de la figura, la ganancia de voltaje es aproximadamente 6. Fig. 3.20 Prueba del EPAT para el transistor 2N3904 142 En la figura 3.21 se muestra la respuesta del EPAT en la prueba de un transistor C3038 (ECG 51), para éste la posición adecuada del selector IB es, ahora 50p.A/curva. Las condiciones de polarización han sido modificadas, de modo que el punto Q de trabajo es VCE - 4.2V e Ic = 4mA. hfe se determina por la relación 4rnA/175uA = 22 J-' -'•,,ít'J!l..i'"iu ' '.'Ji-MA.-X, —•'Jtvi-jjLiiL^lli1 _, .. ,,.: t ; .uinj_'_ \'( v;'^sw\/'?^^^W?^ i;i;.-;:;V'l;:.' . - ' • ' •'.•'' -flM'"'-' '^'í1'1^ *"''•? *"*:*™M •fí<*T->" •*-»i1^ -V <» -'.-^ t^l.i'.LV ' I 'f^l Ll v """ ""T^l '' -'•''' V ' -i-"!•'' • • • • ' . 1?%;. - -f;; v •-} ;•'"'•-ir/'••Í V ; ''- í•"•'•' í ; ' ; T: " """L!^> '•'•%"'••(.' '•-"•i'íásíí'-' •l'-;:.':/v: ••'l'*'^'.•.,;•":•--i* :Vl ív"' : -í.:;'.\.:f'^'-Í > : >í'' ; -'i:^ - . . . . . ^^ " Fig. 3.21 Formas de onda del EPAT para el transistor ECG 51 El ajuste de la corriente de base a valores altos (reducción del control 'R.Q2\a el punto de operación hacia la saturación a lo largo de la línea de cargas en tanto que la reducción de corriente de base (aumento de Ro2) mueve el punto de polarización hacia el corte del transistor. Ambos efectos constituyen causas de una posible distorsión de la señal de salida. La figura 3.22 muestra la distorsión producida por el aumento del control Ro25 lo que lleva el punto de operación hacia la región de corte. Otras causas de distorsión en la forma de onda de salida consisten en los aumentos deliberados del voltaje de entrada o el control Re. En todos los casos indicados anteriormente, la distorsión de la señal de salida del amplificador se manifiesta en el EPAT además como una deformación de la línea de carga, la cual deja de ser recta. 143 »^H*^^g^«if.y;^*.A^ • /•^•^^JUvX-S*^ --.-irJE^ii.... ™,-TX * |2 5 VVi:-.'-::^;;*.].. • • ' - ;-:, l;iy ,,;;•, {V > /p "** % • ;•> ••;"í V^t'., 1 -l^M'.^-.xÍ!-.;:---!-'.'" Fig. 3.22 Distorsión en el amplificador con TBJ producida por la manipulación de los controles del EPAT El aumento de la frecuencia de trabajo del EPAT (frecuencia del generador externo o interno) puede producir cambios en las características de algunos transistores TBJ de prueba. En la figura 3.23 se muestra la prueba del EPAT para el transistor ECG 51, con una frecuencia de generador de 30KHz. Si bien la característica de entrada es prácticamente independiente para la variación de frecuencia indicada (2.5KHz a 30KHz), esto no ocurre con la característica de salida, para la cual se observa un aumento en la región de saturación del transistor con respecto al análisis realizado en la figura anterior, lo que obliga a un cambio en las condiciones de polarización para evitar una posible distorsión en la salida del amplificador. Puede concluirse entonces, que los niveles de amplificación determinados por el EPAT se ven reducidos para algunos transistores por aumento de la frecuencia de trabajo. 144 Fig. 3.23 Efectos del aumento de frecuencia de trabajo en la prueba del transistor ECG 51 La figura 3.24 presenta la respuesta del EPAT para una frecuencia de trabajo de 60KHz. Para esta prueba se ha usado el transistor 2N918, útil para aplicaciones de radiofrecuencia. En este caso la característica de salida del transistor es imperfecta y puede producir errores de apreciación en la lectura de sus parámetros. La característica de salida de algunos transistores obtenida a una frecuencia alta de trabajo del equipo presenta la particularidad de que la región lineal del TBJ contiene una familia de curvas oblicuas. La inclinación de dichas curvas pueden determinar que el cálculo de (3 sea más dependiente del punto de trabajo que para frecuencias menores. La prueba de algunos transistores a frecuencias altas del EPAT puede ocasionar sin embargo deformaciones en todas las curvas de salida, debido a la pobre respuesta de los transistores de prueba a las señales de excitación, que se caracterizan por presentar varios cambios o transiciones de voltaje por período, como se indica en la figura 3.19. 145 Fig. 3.24 Respuesta del EPAT a una frecuencia de generador de 60KHz para el transistor 2N918 En la figura 3.25 se observa la respuesta del EPAT al transistor 2N3906, de tipo. PNP. Las curvas de salida se encuentran rotadas 180 grados respecto a las obtenidas para un transistor NPN, a fin de mantener el sentido de los ejes (positivo y negativo), del ORC. Las características del transistor de prueba en este caso son similares a las obtenidas para el transistor 2N3904 (la relación hfe = P obtenida del equipo para este caso es aproximadamente 200), considerando obviamente los signos de voltaje y corriente. Fig. 3.25 Prueba del EPAT para el transistor TBJ 2N3906. 146 Las figuras 3.26, 3.27 y 3.28 muestran las curvas obtenidas como resultado de la prueba del EPAT para los JFET 2N4857 (Canal N), ECG460 (Canal P) y ECG317 (Canal P). El valor Vp para cada transistor se obtiene de manera directa de la pantalla: para los casos particulares mencionados se obtiene los valores -3.2V, +4.8V y +1.7V, respectivamente. El parámetro IDSS depende, de la posición adecuada del selector IDj siendo, para cada caso 25mA, -9mAy -3.5mA. Para las situaciones anteriores la ganancia del amplificador depende de la manipulación de los controles VGG, RD y las fuentes de voltaje V(+) y V(-). Sin embargo, los valores límite de dichas fuentes pueden no ser lo suficientemente altos para que el amplificador tenga una corriente de drenaje cualquiera (el máximo valor de ésta es SmA). De modo que es posible que para algunos casos en la señal de salida del amplificador desaparezca por completo su parte alterna; con mayor razón si se prueba con un JFET cuya ID.JS es alta. Fig. 3.26 Prueba del JFET 2N4S57 147 Fig. 3.27 Respuesta del EPATpara el JFET ECG 416 Fig. 3.28 Respuesta del EPAT para el JFET ECG 419 (Canal P) Al igual que para el caso de TBJ, es posible mediante el EPAT analizar gráficamente las causas de distorsión en la forma de onda de salida de un amplificador. Hay que notar que la recta que cruza la curva de transferencia del JFET de prueba presentará deformación si la distorsión de la señal de salida es considerable18. Si la señal amplificada presenta poca o ninguna distorsión, puede usarse el punto de cruce entre la recta y la característica de transferencia para determinar los parámetros ID y VGs del punto de trabajo. Fig. 3,29 Distorsión en la señal amplificada , debida a la elección incorrecta del punto de trabajo. Del mismo modo que el EPAT determina la característica de entrada en un TBJ, es posible determinar la respuesta de algunos diodos. En la figura 3.30(a) se indica la característica de un diodo LED verde, para este caso se verifica un voltaje codo de 2V aproximadamente. En algunos diodos será posible la determinación aproximada de la corriente codo, para el caso de la figura 3.30 (a) esto resulta difícil por motivos de escala, mientras que en la figura 3.30(b), que indica la característica de un diodo zéner cuyo Vz = 3.3V, la corriente codo IZK es, según el EPAT, cerca de 0.6mA. En el caso de los diodos de señal, el límite superior de medición de corriente de codo I¡c, es 4mA, mientras que para un diodo zéner los límites superiores de medición del EPAT para los valores de voltaje y corriente zéner, Vz e lz, son 4mA y 8V, respectivamente. Puede considerarse a dicha recta como una medida de la distorsión de la señal amplificada. 149 18 (a) (b) Fig. 3.30 Características de diodos medidas según el EPAT : (a) Diodo LED verde (b) diodo 150 3.2,2 Estudio Comparativo de los resultados obtenidos por medio del EPAT con otros equipos de medida. En esta parte trataremos de establecer una comparación ente los valores de los parámetros de algunos dispositivos que son posibles de obtener directa e indirectamente a partir del EPAT, con otros equipos y formas de medida. Debemos tomar en cuenta que, de todos los instrumentos analizados, ninguno nos permite obtener en forma simultánea más de una característica o parámetro. Respecto a este análisis podemos considerar al funcionamiento del EPAT como una ventaja. La siguiente tabla muestra una comparación de los resultados obtenidos para algunos dispositivos de prueba del EPAT y los obtenidos por algunos instrumentos que hemos usado durante el transcurso de este proyecto. Se ha descrito para cada caso únicamente los parámetros comparables. TRANSISTOR 2N3904 Parámetro Datos de Fabricantes EPAT Vn*,u.(V) 0.65 - 0.85 0.2 - 0.3 100-400 0.7 0.3 190 VcKsut(V) P" Módulo 5T1CN Tektronix Multímetro MAXCOM MX-280 Multímetro BK Precisión 0.68 — 0.3 170 -.._ — — 172 196 * El parámetro p o hfe se ha obtenido para las condiciones Ic = 4mA, VCE — 4V TRANSISTOR 2N3906 Parámetro Datos de Fabricantes EPAT Vuitoi-ÍV) 0.65-0.85 0.25 máx. 100-400 0.7 0.2 214 VoUV) P" Módulo 5T1CN Tektronix Multímetro MAXCOM MX-280 Multímetro BK Precisión 0.72 — — — — 185 210 0.2 200 El parámetro P o hfe se ha obtenido para las condiciones Ic = - 4mA, VCE = - 4V 151 TRANSISTOR ECG 51 Parámetro Datos de Fabricantes EPAT Módulo Multímetro 5T1CN MAXCOM MX-280 Tektronix — 0.55 0.6 — 0.25 0.3 0.2 22 28 24 25 El parámetro p o life se lia obtenido para las condiciones Ic = - 4mA, VCE - - 4V, VnEsal.(V) VCEs,,,(V) 0.6 P' Multímetro BK Precisión — — 27 TRANSISTOR 2N 918 Parámetro Datos de Fabricantes EPAT Módulo 5T1CN Tektronix Multímetro MAXCOM MX-280 — 0.85 — 0.3 0.3 típ. 0.4 60 80 55 20 rain. El parámetro p o life se lia obtenido para las condiciones Ic = 4mA, VCE - 4V VBE«.(V) VcwíV) P" 0.8 0.8 Multímetro BK Precisión — 65 TRANSISTOR 2N2222 Parámetro Datos de Fabricantes EPAT Módulo 5T1CN Tektronix Multímetro MAXCOM MX-280 — 0.7 0.65 — 0.3 máx. 0.2 0.3 VCEsal(V) 200 típ. 173 168 114 * El parámetro (3 o life se lia obtenido para las condiciones Ic = - 4mA, VCE = - 4V VBKW.ÍV) Multímetro BK Precisión 0.65-0.85 P" — 138 TRANSISTOR ECG 294 Parámetro Datos de Fabricantes EPAT Módulo 5T1CN Tektronix Multímetro MAXCOM MX-280 — 0.6 0.6 — 0,2 VCEsl,,(V) 0.2 120 típ. 105 120 94 * El parámetro p o life se lia obtenido para las condiciones Ic = - 4niA, VCE = - 4V VBEsa,.(V) 0.6 0.2 p" 152 Multímetro BK Precisión — — 111 TRANSISTOR ECG129 Parámetro Datos de Fabricantes EPAT Vmtau-íV) 0.7 típ. 0.2 típ. 90mín. 0.7 0,2 98 VcütatíV) P" Módulo 5T1CN Tektronix Multímetro MAXCOM MX-280 Multímetro BK Precisión 0.7 0.2 — — — — 105 98 114 El parámetro (3 o hfe se ha obtenido para las condiciones le - - 4mA, VCE = - 4V JFETECG312 Parámetro Datos de Fabricantes EPAT Módulo 5T1CN Tektronix V P (V) 6 máx. ID* (mA) grs (M-mho) 5-15 3.5 9 3.3 8.5 5500 máx. 2570 2570 Datos de Fabricantes EPAT Módulo 5T1CN Tektronix 1.5 máx 0.4 0.35 1-3 2.4 3.2 12000 máx. 6000 9200 EPAT Módulo 5T1CN Tektronix JFETECG45S Parámetro V,. (V) ID* (mA) gfe Omho) XJJETECG456 Parámetro Vp(V) IDS, (mA) g rs (M- mh o) Datos de Fabricantes 6 máx 2-6 3500 máx. 0.8 0.9 1125 153 0.8 0.7 810 JFET ECG 326 Parámetro V P (V) ID»- (mA) fe (u.mho) Datos de Fabricantes EPAT 6 máx. 2-6 3500 0.8 Módulo 5T1CN Tektronix 4125 0.8 2.8 3500 EPAT Módulo 5T1CN Tektronix -> o J.J JFETECG460 Parámetro Datos de Fabricantes Vv(V) 6mín IDss (mA) 2-6 4.8 9 g& (u.mho) 2500 1875 4.5 8.5 1888 EPAT Módulo 5T1CN Tektronix JFETECG485 Parámetro V P (V) los (mA) grs (u.mho) Datos de Fabricantes 4 máx 4-10 • 1.5 4.5 3000 4000 1.3 4.8 3690 En las tablas anteriores algunos de los valores descritos para el EPAT se encuentran sujetos a la apreciación visual y por los tanto son poco exactos. En el mercado existen muy pocos equipos que realizan funciones similares que el EPAT, el ejemplo más directo en nuestro caso es el módulo trazador de curvas 5T1 CN de Tektronix; por ser el equipo cuyas características son lo más cercanas a las del EPAT. Con respecto a éste, el EPAT presenta algunas ventajas y desventajas: 154 Ventajas El EPAT presenta la posibilidad de visualizar en forma simultánea las características de entrada y salida del transistor y su comportamiento dentro de un circuito amplificador, así como la determinación del punto de trabajo y la factibiíidad de establecer en forma gráfica las causas de distorsión en un amplificador básico. El módulo 5T1CN se limita a mostrar las características de fabricación de un transistor (una a la vez), siendo su manipulación más complicada e incluso más peligrosa. Se puede considerar al EPAT como un equipo estándar, utilizable con cualquier osciloscopio de rayos catódicos. El módulo trazador de curvas es útil solo con cierto tipo de ORC, lo cual lo hace menos manejable. El EPAT presenta la posibilidad de cambiar la frecuencia de trabajo, lo cual es ventajoso pues permite la observación del comportamiento de las características de los transistores a frecuencias diferentes. El módulo 5T1CN trabaja a una frecuencia fija(HOHz). Desventajas: En lo referente a la determinación de los parámetros de fabricación de los dispositivos semiconductores el 5T1CN presenta mayores ventajas que el EPAT por su facilidad de cambios de escala, como por ejemplo, rangos mayores de variación de voltajes a los canales, lo que permite una mayor posibilidad de escalamiento de las características de los elementos semiconductores de prueba. La precisión en la medición de los parámetros de interés es mayor en el módulo indicado debido a que es un equipo orientado a la determinación de los parámetros estáticos de ios elementos de prueba. 155 Como se puede apreciar del análisis de los resultados, resulta complicado determinar de manera precisa la totalidad de los parámetros que se obtienen de un solo equipo de medida, de modo que no es posible considerar a uno solo de ellos como el más confiable. La mayoría de manuales de fabricantes que describen las características de los dispositivos semiconductores no presentan un valor definido de ellas sino un rango o promedio, de modo que los hemos usado tan solo para determinar una tendencia de los valores obtenidos. 156 * ANÁLISIS ECONÓMICO DE LA CONSTRUCCIÓN DEL EPAT. Evaluación Económica de la Construcción del Equipo Fecha: Febrero de 1998 Descripción C o t i z a c i ó n del d o l a r : S/. Cantidad Costo Unitario 4-.55Q,oo Costo Total (Sucres) (Sucres) Circuitos Integrados XR2206 1 30.000 30.000 CD4040 1 10.000 10.000 CD4051 2 4.500 9.000 CD4052 5 4.500 22.500 CD4053 2 4.500 9.000 LF347N 15 7.000 105.000 74LS14 1 2.500 2.500 74LS08 1 2.500 2.500 LM7805 1 2.500 2.500 LM7808 1 2.500 2.500 LM7905 1 2.500 2.500 LM7908 1 2.500 2.500 LM317 2 3.500 7.000 LM337 1 5.000 5.000 Resistencia 1/4 W 132 100 13.200 Potenciómetro lineal 15 4.000 60.000 Potenciómetro perilla 8 3.000 24.000 Reguladores de voltaje Resistencias 157 Capacitores Cerámico 5 500 2.500 Electrolítico luF 18 1.000 18.000 Electrolítico 4700oF 2 3.500 7.000 Diodo Germanio 1 800 800 Diodo Rápido 1 1.000 1.000 Transistores Switching 3 3.000 9.000 Sócalo 14 pines 17 1.000 17.000 Sócalo 16 pines 6 1.500 9.000 Sócalo especial 16 pines 6 3.000 18.000 Conector 3 pines macho y hembra 3 3.000 9.000 Conector 2 pines macho 3 400 1.200 Conector 4 pines macho 6 500 3.000 Conector 8 pines macho 10 1.000 10.000 Conector 20 pines macho 1 2.500 2.500 Conector 2 pines hembra 3 2.600 7.200 Conector 4 pines hembra 8 4.200 33.600 Conector 8 pines hembra 10 7.200 70.200 Conector 20 pines hembra 1 1.000 1.000 Conector coaxial hembra 2 6.000 12.000 Conector coaxial macho 4 6.000 24.000 Dispositivos Semiconductores Sócalos Coxiectores 158 Conector hembra 2 2.000 4.000 Conector para GND 1 2,500 2.500 Cable plano 20 hilos Im 5,500 5.500 Cable UTP 15 hilos 2m 5.600 11.200 Cable coaxial RG-58 Im 2.500 2.500 Módulo AHmentación 1 25.000 25.000 Módulo Barrido 1 35.000 35.000 Módulo TBJ 1 55.000 55.000 Módulo JFET 1 50.000 50.000 Transformador 120V:15V 1 25.000 25.000 Cable de alimentación 1 2.500 2.500 Porta fusible 1 3.000 3.000 Interruptor ON/OPF 1 3.000 3.000 Pulsador sincronizado 3 4.000 12.000 Selector 10 posiciones 1 25.000 25.000 Selector 4 posiciones simple 1 4.000 4.000 Selector 3 posiciones doble 1 3.000 3.000 Selector 2 posiciones simple 1 2.000 2.000 Sócalos para carga externa 2 2.000 4.000 Perillas para potenciómetros 8 2.000 16.000 Panel frontal de presentación 1 100.000 100.000 Caja metálica 1 300.000 300.000 Pintura en Spray (color azul) 2 8.000 16.000 Material Térmico Contráctil 2m 10.000 20.000 Tarjetas Otros COSTO TOTAL s/. 1'291.900 159 Análisis de la Evaluación Económica de la iniplementación del EPAT Se puede observar el costo del sistema en cuanto tiene que ver con los elementos y demás accesorios que se encuentran instalados en el equipo, es decir, este costo representa el valor efectivo del equipo. El bajo valor en el costo efectivo del equipo, se puede atribuir a que los cuatro módulos del equipo están desarrollados en base a elementos de fácil disponibilidad en el mercado local, como son; resistencias, capacitores, diodos, transistores, amplificadores operacionales, etc. Esto puede representar una considerable ventaja en cuanto se refiere al ahorro de dinero y tiempo, de aquí que no hubo necesidad de importar ningún elemento en particular. El costo del equipo no puede ser determinado tan sólo por los elementos que lo componen sino que además, se. debe tomar en cuenta todo lo que representa tiempo de diseño, investigación y construcción. En base a esta estimación del costo de desarrollo del equipo, resulta evidente que el esfuerzo económico y el tiempo de diseño y pruebas es considerablemente alto. Esto, sin embargo, es normal en el desarrollo de un prototipo. La implementación práctica del equipo se ha llevado a cabo a partir de una. serie de pruebas. Al realizar dichas pruebas, surgieron algunos problemas por lo que se destruyeron varios elementos, el valor debido a esta situación representa también parte del costo de desarrollo del equipo que actualmente se encuentra funcionando correctamente. Analizando el costo general del equipo, se puede concluir que este valor es bajo, puesto que encontrar un equipo que realice todas las funciones del EPAT a nivel local, resultaría imposible. La única alternativa sería importar del exterior un equipo similar, cuyo costo del equipo sería sumamente superior al establecido en el EPAT. 160 CONCLUSIONES El desarrollo de este trabajo ha significado para nosotros una experiencia importante, principalmente en el aspecto en que con ella hemos contribuido a versatilizar la enseñanza y el aprendizaje de los transistores bipolares de juntura y los transistores de efecto de campo, elementos de mucha importancia en la electrónica básica. Muchos de los aspectos concernientes al diseño y construcción del EPAT, han significado un reto para nosotros, pero creemos haber satisfecho, al terminar este proyecto, los objetivos planteados. Este trabajo es, en su mayoría, fruto de nuestra experiencia práctica en los laboratorios; los circuitos planteados como solución para satisfacer las necesidades de algunos sistemas del equipo pueden no ser lo más óptimos o adecuados y muchos de ellos contribuyeron a limitar su funcionamiento. Quizá la etapa más complicada de la elaboración de esta tesis constituyó la construcción del equipo, esta actividad totalmente nueva para nosotros, fue un proceso lento, repetitivo y nos llevó la mayoría de tiempo. Como es sabido, todos los resultados de las mediciones realizadas mediante el EPAT están sujetos a errores, así como también lo están todos los cálculos matemáticos necesarios para realizar los diseños. La falta de exactitud del EPAT debe atribuirse a los elementos que la constituyen: las resistencias de un valor específico que cambian al ser sometidas a temperaturas elevadas, circuitos integrados que responden de manera diferente con una pequeña modificación en su alimentación, etc. El EPAT íue concebido en forma modular con la finalidad de facilitar su mantenimiento, en caso de requerirlo. Se constituye básicamente de 4 sistemas: el primero, denominado Circuito de Sincronismo, Barrido y Temporización, que controla al resto de sistemas; toma la señal periódica de entrada (excitación) y sincroniza a ésta la respuesta del 161 • Los límites de potencia del EPAT se determinan por las condiciones máximas de funcionamiento de algunos de sus elementos, como los integrados 4051,4052 y 4053, en los cuales, los máximos niveles de voltaje para una correcta operación son+8 V y-8 V. • Otro limitante, constituye el rango de frecuencia de respuesta del equipo (500Hz SOKHz), el cual se atribuye principalmente a dos causas: el limitante de ciertos circuitos integrados, principalmente los multiplexores analógicos, para una buena respuesta a frecuencias superiores a 40KHz, lo cual restringe el uso del EPAT a frecuencias por sobre los SOKHz. La causa que evita que el EPAT trabaje a frecuencias menores a 400Hz es la imposibilidad que tiene el equipo de presentar a esas frecuencias un conjunto de trazos continuos que den la apariencia de ser simultáneos en la pantalla del osciloscopio, pese a que el equipo está trabajando adecuadamente. No obstante, este rango de frecuencia es suficiente para determinar qué tipo de transistores operan correctamente y, en el caso de algunos, hasta qué frecuencia. • Existe un limitante en la determinación de los parámetros de los transistores, como son: determinación exacta del P para el caso del TBJ, debido a que los transistores usados como patrones, no tienen, como se comprobó más adelante, una relación lineal IC/IB adecuada. Los parámetros V? e IDSS, de un JFET pueden ser medidos en el EPAT, hasta SV y 40 mA respectivamente, lo cual se atribuye como mencionamos anteriormente a los limites de potencia del equipo. • El EPAT define la mayoría de sus resultados en forma visual, por lo cual esto puede constituirse en otro limitante, puesto que, la percepción visual es diferente para cualquier persona (depende de su ubicación, grado de visibilidad, etc.). No existe en el mercado, un equipo que determine las características anteriormente mencionadas en forma exacta. Por este motivo resulta difícil establecer una tasa de error adecuada para el EPAT. 163 Se sugieren como alternativas de mejoramiento del EPAT, la factibilidad de creación de módulos adicionales que permitan manejar otras configuraciones circuitales de amplificadores a transistor, tomando en consideración los límites de funcionamiento del equipo. 165 ANEXOS Y BIBLIOGRAFÍA * T OX3NY A-1 Alimentar la unidad sólo con 110V CA, 60 Hz. Eviíar el uso del EPAT en lugares donde exista abundante polvo. Antes de conectar el EPAT, revisar previamente el estado del fusible, ubicado en la parte posterior del equipo (la unidad requiere un fusible de 0.2A). En caso de avería, estudiar cuidadosamente los diagramas internos del equipo, o solicitar ayuda autorizada. ÍNDICE Precauciones Descripción general ............ identificación de partes .......... Operación básica Aplicaciones generales .......... Guía para la solución de problemas Especificaciones .. 1 .. 1 .. 2 ..4 ..7 10 11 El EPAT es un dispositivo que permite chequear el funcionamiento de transistores y FETs, en forma visual mediante un osciloscopio común. En la figura 1 se indica un ejemplo de la totalidad de curvas que se obtienen mediante el EPAT para un transistor tipo NPN cualquiera. Característica de Entrada (IB vs VBE) Característica de Salida le vs VCE Voltaje de Base del amplificador Recta de Carga Estátic del amplificador en Emisor Común Voltaje de Colector del amplificador Fig. 1 Curvas Características provistas por el EPAT para un TBJ tipo NPN. A-2 PANEL FRONTAL DE PRESENTACIÓN A~3 La figura 2 presenta las curvas obtenidas para un JFET canal N, mediante el EPAT. Característica de Transferencia (lo vs VGS) Característica de Salida ID vs Vos Si se ha seleccionado la opción de generador interno, es posible manipular los siguientes controles : 4. AMPLITUD Varía la amplitud de la señal senoidal provista por e! generador interno, entre OV y 2V como máximo. 5.FRECUENCIA Permite la variación de frecuencia de la señal senoidal del generador interno, desde SOOHz hasta SOKHz. Voltaje de Compuerta del amplificador 6. DISPLAY Según la posición de este selector se habilitará en los canales del osciloscopio las formas de onda respectivas para visualizar las curvas del TBJ o FET de prueba. 7. NPN/PNP Presionado provee la circuitería interna necesaria para la prueba de un TBJ tipo PNP. En caso contrario, el equipo permitirá la prueba de transistores NPN. 8. RBi y Re Estos controles permiten la variación de las condiciones de funcionamiento del amplificador en emisor común que utiliza el transistor de prueba. 9. CH N/CH P Si este botón se halla presionado se aceptará la prueba de FETs canal P; en caso contrario solo se tolerará la conexión de FETs canal N. 10. VGG y RD Estos controles de voltaje sobre la compuerta y resistencia de drenaje, respectivamente, permiten la variación de las condiciones de funcionamiento del amplificador en la configuración de Fuente Común que utiliza el JFET de prueba. Voltaje de Drenaje del amplificador Fig. 2 Curvas Características provistas por el EPAT para un JFET canal N. A continuación se da una descripción de ¡a función y operación de los controles y conectores del panel frontal del EPAT. Más detalles se explican en Operación Básica. 1.0N/OFF Interruptor de alimentación. 2. GENERADOR Si se encuentra presionado, la unidad funcionará usando como entrada un generador externo, cuya señal debe conectarse en los terminales de GEN. EXTERNO. En caso contrario el EPAT hará uso del generador senoidal interno. 3. BARRIDO La elección de una de las posiciones del control de BARRIDO se hará según la frecuencia de la señal del generador, sea éste interno o externo. , 11. V(+) y V(-) Varían el nivel de voltaje continuo aplicado como polarización a los circuitos amplificadores: la perilla V(+) será útil para el caso de transistores NPN y JFET canal N, mientras que V(-) para transistores PNP y JFET canal P. 12. GÁNALA, CANAL B 13. RL Conectares de cable coaxial que se aplicarán a las entradas A y B del osciloscopio de rayos catódicos. Conectores a los que se puede acoplar una carga externa, a cualquiera de los dos amplificadores del EPAT. 14. Selector IB Permite la variación de los pasos de corriente de base, dependiendo de las características del TBJ. 15. Selector 1D Cada posición de este selector establece un escalamiento de corriente de drenaje, según las características del transistor. 16. BCE y GDS zócalos para la conexión de los elementos de prueba (TBJ y JFET, respectivamente). A-4 decida aplicar un generador externo, éste deberá cumplir las siguientes condiciones : • • la señal ingresada debe ser periódica y debe tener por lo menos un cruce por cero en cada período. Evitar en lo posible ingresar una señal de magnitud elevada. la frecuencia de la señal debe estar dentro del rango de funcionamiento óptimo del equipo (400Hz~100KHz) Debe tomarse en cuenta que la inclusión de una señal cuya amplitud sea grande puede obligar a distorsiones en las formas de onda de salida del amplificador y rectas de carga irreales. 5. Mediante el control de BARRIDO del EPAT elija el rango de frecuencia adecuado para la frecuencia de trabajo (si ésta es, por ejemplo, 14KHz elija la posición 10KHz). a) CHEQUEO DE UN TRANSISTOR TBJ-NPN. 1. Efectuados los pasos anteriores elegir la posición TBJ del selector DISPLAY. 2. El botón NPN/PNP debe estar hacia afuera (color negro). Previo al chequeo de cualquier elemento de prueba, es necesario efectuar los siguientes pasos para habilitar el EPAT y el osciloscopio. La pantalla del osciloscopio presentará un conjunto de trazos similar al que se indica en la figura 3. 1. Los terminales CH A y CH B del EPAT deben conectarse a los respectivos canales del osciloscopio mediante los cables incluidos en la unidad. 2. Encender el osciloscopio y habilitar los canales A y B. Proceder luego a seleccionar en éste la posición X vía B (ó X-Y según la denominación), se apreciará en la pantalla un trazo en forma de punto, el cual debe colocarse mediante los controles de posición en el origen de coordenadas. 3. En los controles SCALE de los canales A y B del osciloscopio deberá seleccionarse 1V/div y 2V/div respectivamente. 4. Encienda el EPAT y elija la opción de generador (externo o interno) mediante el botón GENERADOR, en caso de que se Fig. 3 Vista de la pantalla del osciloscopio previa la conexión del transistor NPN de prueba 3. Conocida de antemano la distribución de los pines del transistor ubicarlos en el conector para TBJ en forma adecuada. A-5 Una vez conectado el transistor de prueba se debe considerar que lo cuadrantes superiores de la pantalla del osciioscopio se encuentra escalada en corriente (2mA/div), de modo que cualquier cambio en la escala del osciloscopio debe incluir dicha consideración. Fig. 5 Vista de [a pantalla del osciioscopio previa la conexión del transistor PNP de prueba. 2. Repetir los pasos 3., 4., 5., y 6. del chequeo del transistor NPN, notará que las características del transistor PNP de prueba se presentan en los cuadrantes "opuestos" en relación a los respectivos para el caso a), como se muestra en la figura 6. Fig. 4 Conjunto de trazos correspondientes al transistor NPN de prueba 5. Puesto que el rango de corriente de colector del amplificador está entre O y 10 mA, es posible que la característica de salida del transistor de prueba exceda el máximo de la pantalla (debido a la relación p = IC/IB, característica para cada transistor). El EPAT presenta un selector de pasos de corriente de base (3.3j.iA/div, SuA/div, 10¡AA/d¡v y 50|jA/d¡v), el cual deberá manipularse hasta obtener todas las curvas características (8 en total) dentro de la pantalla (la determinación de p para el transistor de prueba se detallará en la sección aplicaciones generales). Fig. 6 Trazos correspondientes al chequeo de un TBJ-PNP 6. Manipular los controles RB, V(+), Rc hasta obtener el punto de operación deseado para el amplificador. c) CHEQUEO DE UN JFET CANAL N. b) CHEQUEO DE UN TRANSISTOR TBJ-PNP 1. Efectuados los pasos 1 al 6 de instalación del EPAT, elegir la posición FET del selector DISPLAY. 1. El botón de selección NPN/PNP debe estar presionado (color anaranjado). En la pantalla del osciloscopio, se observará un conjunto de trazos similar al indicado en la figura 5. 2. El botón CH N/CH P debe estar hacia afuera (color negro). La pantalla del osciloscopio presentará un conjunto de trazos similar al que se indica en la figura 7. 3. Conocida de antemano la distribución de los pines del JFET ubicarlos en el conector para FET (lado derecho dei panel frontal) en forma adecuada. 4. Una vez conectado el FET de prueba debe considerarse que lo cuadrantes superiores de la pantalla del oscíloscopio se encuentra escalada en corriente, ID. La característica propia de cada FET da lugar a que el valor máximo de la corriente de drenaje, IDSS (para VGS = OV), presente valores entre 1 y 40 miliamperios, de modo que, para apreciar todas las características dentro de la pantalla debe elegirse una de las posiciones del selector de ID (1mA/div, 5mA/div y 10mA/div). Debido a este motivo los cuadrantes superiores de la pantalla del osciloscopio adoptarán la escala definida por la posición del selector de 1D. A-6 5. Manipular los controles VG, V+, RD hasta obtener el punto de operación deseado para el amplificador. a) CHEQUEO DE UN JFET CANAL P 4. El botón de selección CH N/CH P debe estar presionado (color anaranjado). En la pantalla del osciloscopio, se observará un conjunto de trazos similar al indicado en la figura 9. Fig. 9 Conjunto de trazos en la pantalla del oscíloscopio para la prueba de un JFET canal P Fig. 7 Vista de [a pantalla del osciloscopio previa la conexión del JFET canal N de prueba. Fig. 8 Vista de la pantalla del osciloscopio una vez conectado el JFET canal N de prueba. 2. Repetir los pasos 3., 4. y 5. del chequeo del JFET canal N, notará que las características del FET canal P de prueba se presentan en los cuadrantes "opuestos" en relación a los respectivos para el caso c), como se muestra en la figura 9, Fig. 10 Vista de los trazos correspondientes a un JFET canal P La siguiente sección describe cómo usar el EPAT algunos chequeos y mediciones comunes de transistores, FETs y algunos diodos. Mediante estas será posible determinar el estado, forma de operación y parámetros característicos de manufactura de dichos elementos semiconductores. Antes de revisar esta sección, se recomienda que el usuario vaya familiarizándose con los procedimientos de uso del EPAT. A-7 osciloscopio, el punto de trabajo del amplificador se obtiene directamente tomando el punto medio de la recta de carga, como se muestra en la figura 11. La lectura del voltaje colector-emisor correspondiente, VCE se hace desde el punto de origen de coordenadas sobre el eje X, considerando que cada división de la pantalla representa 2V. De similar manera, la lectura de corriente se hace sobre el eje Y considerando cada división de la pantalla representa 2mA. Punto de trabajo Recta de Ca r g a Está TRANSISTORES BIPOLARES El EPAT permite probar cualquier transistor bipolar. La máxima corriente de colector, lc que puede medirse es 160mA. Disposición de Controles. Ubique los controles del EPAT del siguiente modo : DISPLAY: TBJ (hacia la izquierda) TBJ: NPN/PNP Botón hacia afuera (NPN) Botón presionado (PNP) Ubicar el transistor de prueba en forma adecuada a los puntos del conectorTBJ. Chequeos y Medidas. Usar las siguientes instrucciones para efectuar chequeos y mediciones del transistor una vez que los controles han sido dispuestos correctamente y el transistor ha sido instalado en el equipo como se describió previamente. Estado del elemento. Conectar el TBJ en forma debida, según su tipo y comprobar si se obtiene todo el conjunto de formas de onda en la pantalla del osciloscopio, similar a los de las figuras 4 y 6. De no obtenerse alguna de las curvas antes mencionadas, puede concluirse que el transistor de prueba es defectuoso. Punto de Trabajo, Q del amplificador. Una vez conectado el transistor y obtenidas las curvas correspondientes en la pantalla del Fig. 11 Determinación del Punto de Trabajo del Amplificador en base al transistor de prueba. Hay que notar que la elección del punto Q se hace mediante la manipulación de algunos controles del equipo, por este motivo debe tomarse en cuenta que las condiciones del amplificador deben ser óptimas, en otras palabras libres de distorsión. P (pequeña señal). La relación de transferencia de corriente de pequeña señal, p ó hfe, es Ale/Ale, para VCE constante. Para obtener un valor aproximado de p, realice el siguiente procedimiento : Obtener el punto de trabajo del amplificador, realizando el procedimiento indicado en la parte anterior (identificar el valor de lc en el eje vertical, Y. En el cuadrante correspondiente a la característica de salida (I Cuadrante en el caso de NPN y III Cuadrante para PNP) deben encontrarse 8 curvas, incluida lc = O ; de no ocurrir aquello deberá elegirse la escala adecuada en el selector de IB (no debe alterarse ninguna escala del osciloscopio). El selector de IB determina el valor en uA de la corriente de base para cada una de las 8 curvas de la característica de salida. Identifique la corriente de base correspondiente al punto Q. El valor p en el punto de trabajo se establecerá mediante la relación entre las lecturas de lc e IB. Vr La región de saturación, usualmente definida como región no lineal, puede obtenerse directamente a partir de la característica de salida. Para el punto de trabajo se establece visualmente como eí voltaje medido desde el origen de coordenadas hasta el "codo" de la curva correspondiente. Se obtiene a partir de la característica de entrada (n cuadrante para NPN y iv cuadrante para PNP). Para este caso se considera un nuevo origen de coordenadas, como se muestra en la figura 12 Eje Y" alterno , —r . . —i-^^-, ^^—~^^—~-^_- I . . . . I. I I I I ""I' TRANSISTORES DE EFECTO CAMPO UNIJUNTURA, JFET. DE El EPAT permite probar la mayoría de transistores de efecto de campo uníjuntura, JFETs. La máxima corriente de drenaje, IDSS que puede medirse es 50mA. Disposición de Controles. Ubicar controles del EPAT del siguiente modo : los DISPLAY: FET (hacia la derecha) FET : CH N/ CH P Botón hacia afuera (Canal N) Botón presionado (Canal P) Ubicar el transistor de prueba en forma adecuada a los puntos del conector FET. Chequeos y Medidas. Usar las siguientes instrucciones para efectuar chequeos y mediciones del JFET una vez que los controles han sido dispuestos correctamente y el transistor ha sido instalado en el equipo como se describió previamente. Estado del elemento. i •¡•¡-í-l-M :-¡- !\o de Origen O' :ig. A-8 constante, a no puede ser medido convenientemente con el EPAT, puede, sin embargo, ser calculado desde p con la siguiente ecuación : a = p/(1 + p). 13 Determinación de VBesat La lectura de VBEsai se hará desde el punto O' hacia la derecha, considerando la escala de 2V/div para el eje horizontal. V B del amplificador. El Voltaje de Base, VB corresponde a una forma de onda constituida por un voltaje alterno, proveniente del generador de entrada y por un nivel de voltaje continuo, originado por el circuito amplificador en emisor común, el cual es manipulado por el usuario. La medición de VB se hará tomando las mismas consideraciones que para la lectura de VBEsat (el origen de medición se hará desde O'). a (pequeña señal). Se define como la relación a = h¡b= Alc/AIE para Conectar el JFET en forma debida, según su tipo y compruebe si se obtiene todo el conjunto de formas de onda en la pantalla del osciloscopio, similar a los de las figuras 8 y 10. De no obtenerse alguna de las curvas antes mencionadas, puede concluirse que el transistor de prueba es defectuoso. VP (Voltaje de corte de compuerta-fuente). Se define como el voltaje compuerta-fuente mínimo para el cual existe ausencia de corriente de drenaje. En la pantalla del osciloscopio puede obtenerse fácilmente a partir de la característica de transferencia (II cuadrante para el FET canal N y iv cuadrante para el FET canal P), o también desde la característica de salida (i cuadrante para el FET canal N y III cuadrante para el FET canal P). La lectura de VP desde la característica de transferencia se hace en forma directa mediante la lectura del voltaje en el eje X, es decir para cuando ID es cero. Note que para un FET de canal N, el VP es siempre negativo ; ocurre lo A-9 contrario para un FET de canal P. cuadrante para el JFET canal N ó II para el canal P). También es factible la medición de VP desde la característica de salida, para ello hay que indicar la siguiente consideración : Cada una de las curvas de la característica de salida son realizadas en base a valores de voltaje compuerta-fuente, VGs enteros (OV, 1V, 2V,..., 7V), La curva superior corresponde a VGs = OV (para ésta se obtendrá IDSS), las curvas siguientes son realizadas en pasos de VGS enteros, y disminuyen en forma continua hasta coincidir con el eje X. El VGs correspondiente a la primera curva que llega a coincidir con el eje X constituye el valor VP. IDSS (Corriente de Saturación de Drenaje). Se define como la corriente correspondiente para VGs = OV. Puede obtenerse desde la característica de transferencia o desde la característica de salida mediante la simple lectura del valor de corriente presente en el eje Y. Se observa además que este valor coincide precisamente con el valor de corriente para el cual la primera curva de la característica de salida (VGs = OV) se estabiliza. gm0 {transconductancia del dispositivo con VGS = OV) El EPAT no permite su determinación directa, sin embargo puede establecerse en base a VP e IDSS, a partir de la relación matemática : QmO = --2lDss/Vp gm (transconductancia directa del JFET). de Identificar los valores de lDss y Vp. el valor de gm se fórmula matemática : „ tom g m = Alo/AVGS ; VDS = cte. El valor de gm es una medida amplificación en AC del JFET. de la Para determinar gm usando el EPAT se realiza el siguiente proceso ; Una vez conectado el JFET en forma adecuada, modificar los controles VDD, VG, Rs y RD hasta obtener una señal de salida libre, en lo posible de distorsiones. Establecer numéricamente el nivel DC de la forma de onda correspondiente a VGS (iv =2íWv w 2 \ P obtiene mediante la _V v GSr Otra forma de establecer gm proviene extrapolar en la curva de transferencia los puntos máximo y mínimo del voltaje compuerta fuente, tomar gráficamente los correspondientes valores de corriente de drenaje (tomando en cuenta la posición del selector de escala de |D) para dichos puntos y efectuar la relación : gm = Alo/A VGS 9m = (bmáx - lDmln)/(VGs-ACmáx - V"GS.ACm[n). DIODOS Es posible medir, mediante el EPAT la mayoría de diodos de señal, y algunos diodos zéner, manteniendo los controles de forma idéntica que para los transistores y ubicándolos de manera siguiente : • Ubicar el diodo de prueba en el conector para TBJ, de modo que el ánodo sea aplicado en el terminal B, y el cátodo en el terminal E. • Si el diodo de prueba es de señal el control NPN/PNP debe estar hacía afuera, en caso que el diodo de prueba sea zéner y se quiera medir V2, presionar el botón TBJ. • La característica del diodo aparecerá en el segundo o cuarto cuadrantes, dependiendo de su tipo, en ellos puede determinar directamente los valores VF (para el diodo de señal), V2 (para el diodo zéner), y de manera aproximada los valores 1F ó lz. transferencia La transconductancia gm se mide con el drenaje-fuente en corto y se define matemáticamente como : cuadrante El máximo valor Vz que puede medirse mediante el EPAT es 6V. A-10 Curvas de Entrada y/o Salida anormales A menudo, las perturbaciones o defectos de funcionamiento del EPAT podrán eliminarse comprobando los síntomas y siguiendo las sugerencias indicadas a continuación. Síntoma La pantalla del ORC no presenta trazo alguno Las formas de onda de Entrada y Salida no aparecen en la pantalla Distorsión en las Curvas de la característica de salida Comprobación y ajuste Enchufar el EPAT en una toma de la red en buenas condiciones. Comprobar fusible. el estado del Si está usándose en la opción Generador Interno, mover el control de frecuencia del EPAT hasta obtener la forma de onda senoidal, o bien, manteniendo dicho control fijo, modificar el control de barrido hasta lograr el mismo resultado anterior. En caso que se use un generador externo, identificar la frecuencia de trabajo y elegir, en base a ésta, la posición adecuada (rango de frecuencia) del control de barrido. Chequear la posición del selector de IB si el elemento de prueba es un TBJ, o la posición del selector de escala de ID si el dispositivo de prueba es un JFET. Pruebe con una frecuencia de trabajo menor. Modificar la frecuencia de trabajo (de preferencia reducirla). Verificar la distribución de pines del elemento de prueba. Probar con otro transistor A-11 Rango de Impedancía de Entrada : menor a 1KO. Impedancia de Salida : Depende de RL aplicada al circuito, no debe ser menor a 500Q. La siguiente lista de especificaciones presenta los límites eléctricos de funcionamiento y requerimientos físicos del Equipo de Prueba de Amplificadores a Transistor, EPAT. Señal de Voltaje de Entrada : El generador externo provee al EPAT de una señal senoidal de amplitud comprendida entre 40mV y 2V. El EPAT acepta una señal externa periódica al menos con un cruce por cero. Señal de Voltaje de Salida : Máximo nivel de amplificación : 10. TBJ Característica de Entrada JFET Voltaje Base-Emisor Característica de Transferencia Polaridad : + ó Forma de Onda : Rampa Periódica Rango de Voltaje : O V a ± 8 V Característica de Salida Voltaje Colector-Emisor Polaridad : + ó Forma de onda : Rampa Periódica Rango de Frecuencia; 200Hz a 40KHz Rango de Voltaje : O a ± 8 V Polaridad : + ó Forma de Onda : Rampa Periódica Rango de Frecuencia: 200Hz a 40KHz Rango de Voltaje : O V a ± 8 V Corriente de Drenaje Polaridad : + ó Máximo valor de !DSS: 40mA Característica de Salida Corriente de Emisor Máximo valor de Voltaje Compuerta-Fuente 8mA Voltaje Base-Emisor Polaridad : + ó Forma de onda : Escalera Periódica Rango de Frecuencia: 12.5Hz a 5KHz Número de Escalones ; 8 Precisión de Escalones : menor a 10% Rango de Voltaje : O a ± 2 V. Voltaje Drenaje-Fuente Polaridad : + ó Forma de onda : Rampa Periódica Rango de Frecuencia: 200Hz a 40KHz Rango de Voltaje : O a ± 8 V Corriente de Fuente Máximo valor de l Dss : 40mA Voltaje Compuerta-Fuente Modo de Amplificación Ancho de Banda del Amplificador: Depende del TBJ de prueba. Polaridad : + ó Forma de onda : Escalera Periódica Rango de Frecuencia: 12.5Hz a 5KHz Número de Escalones : 8 Precisión de Escalones : menor a 10% Rango de Voltaje : O a ± 7 V. A- 13 ANEXO 2 HOJAS DE DATOS DE FABRICANTES Este anexo contiene copias de hojas de datos representativos para transistores bipolares de juntura (TBJ), transistores de efecto de campo CTFET) y de los Hiultiplexer analógicos 4051, 4052 y 4053. La información está tomada de los manuales de datos de fabricantes. En algunos casos/ sólo se presenta información seleccionada con el fin de dar una muestra de los datos disponibles. IJ J 'ir i& V- '• '! , ^ ' ": '. >*h VI- | VÍ T o*- (ir "!' ' ' 'ii','. II!» * ' ' 'Ir;'. M:: ' n \"7 V'.. f.l) 1 A\»'M VT Vi» i V'U ni ir. o*> nr mu i 1 I l>" no?, •••finí nnt oni or or w. nt: oí: nnr. C'. i' i .1 nv n d ni: •it 111oí: 01 OH oí- ot: or ni- ni nr ni: OH oí nú •j n «•u r>o(- w r> ;j .1 '1 Vil Mr, UtTl'j Mr. vi; i*i Nr. i:n .Mr. \-i"- nr. V.I, MI ti KVI IV tt II'.: ¡1?. n .1 .1 "JV .1 'Mí •I 01 O!- or I' t I r. •II ni n, nn;i nn'i l I OÍ;T oí; 1 r) «•ni ni) i " r, r, no i nni 11. ni: MI: 1 c, ~,' L 'i'T. on í nn* '•t 01 .'i. ,,t id nt:'" "r.i noc Mr. V-POI Mr. /.oí ür •ti: IM r'o l'n OD nono r. P r»M UTI uní i: r noi noi nn vinn Mr. .1 f:.-. 01 ñor. ni 00 7. Ilf oí ni rr. noi j: M O'J M 0| fl! «i n n «or •íl nn-. nt m: nnr. ,., 1 . 1 i: c H ñ ni •UC ri d MM Mr. "i n i ri i :! sil -ir, t; ii ^ 1- stn fV""* ' V, 'l,,l ;n 0 «inr, ¿r. M * Al SI J. I -TI 'í nnr ñor. 1 IIJ/, ñor. nnr o;: '•i (tnr, ttn-, iv:; í»ni onr 001 no i ,\\!,r. 007, f-i 1 i.M ni; 0.1: nú.: on?. ñor. ñor. VT 00 <, ?,\t no-; (VIH) 'A' •i IKI Mu M. J.I. 01 "•; ; n s ^ •'I V M. 1 I. •M. •'J. M. M •M. •'.t. or nr "! nnr, IM n; oí "1 ni nr, rl M nnr í) t») ,1 M «i nr. nc Olna 'Ai ot: s ci: •M •'.I. M -M. u M. •M o [) •1 •HV •1 ';|V a tí "IV "W nn w.ini L't pi-i svrn Í.MT-I i.:wHv;i (IWIXVWN-IKIDÍIH V0«ít- MH VCÍT i5/.i (til¿¿i !",! o '0 -3 Ó n, 'S. D. í,*-- VI-"- NT. *!!• 'I." r.'.i- Mr 7.H Mí V til- Mí i /.i f ir u/, i Mr API- Mr. i-ni- K5 cni- MS 0t*LI. "9 Mr. MT :.'s NI: ví'.t- sr. ÍAl '"''A .2 7. 'í; Ü -Y ORÍ- M?. Vim- 'ir. £r.[- Mr. ¿'U- N'~ n nnr. l I . i I nr.i- Mr. S '! nnr. fior. 11i, Veri- Mr, -J '1 'M t!. í *.!. O'l «n;: I oor? Mr. n .1 M *.I. Oí) 0! r.i r.i "i 011 a "W r) ni; • í "W n i: ; i ti "IV Útil i 1 1 I tro'.: M7. nn I rd t.-s i i; r i I-oq Mí .1 •I '1 r.i r.i O ti nnr. ''•\1 " ,-- •i nr oí: 0" I i: i r r i: or nr. ni nt i i r'n y 'o 0111 'Hit nni n i uoprotjily d .1 l 7.T ni ("•> n r, l i I l t.I 01 ni V- :- t> or nr nt: .\\0«' I 001 nnt- •;( tV * ni 7. A\0'!| v;r Vil! l1- uní VI ic.'o u r ^/ i'ef- On| •J « «V f:'o II'll í: r i: _!' •^r--: ' b fl-'n C'O i: i i i i 3 .im •*.•»[ 11 M- .M ..„! ===fcr4 . .-¡¡— — ^ j| c— rjnsdcr r| r cipri.ijiicn viw OH3J*I> J rfc I 1 I s 1 I I 1 I 1 R fí 0 I ; i i i n L. _1 n r i; r, fí G r, MÍÍ 1 l l l t 5 1 I l 1 I ;i ii íi !i !l ni: SI- nt: r, 0 11 fr (j !) n*7i ni Ki 'n Of»n" "n«!| nr-c' ' * 'O(1 nn!t" •n'.;i IM.-I: - "nii ni ni ni nt ij os 09 0 ••\.. ' T.l 111 n? nt f"í niS ' "01- I OIIJÍ " o-: "nt Pl nr¡- ' **«r n n r ' "OÍ •n r.c r.i Sí r.i i 1 1 1 1 5 ni oí i IM 01 i Oí 01 on nr. íi-ir. ' ' * 'rtr. 00 h n 11*1 ni i: Cl ni- S (j 5 ín y s c ni g 5 V "•'L C'9 !l s 2 CIOC Ví.' ñ';- lili O'.'I - " T i '•'_• 5 S onr noy or r>m;""nni n*M 11"! 01 o "n niori "' 'tu orí ""nr; no ni; n-;r nni ""i;iCKI ""'JI 0(15 ltl)7 nnr niC. IHI5 ñus ñor. ort «J •;i t; 0'; m ni ni- ni ni- H'.'l O'JI O'j! n.' O', (1" «' «1 fir (ir. •;i f ;i •a n c c n nr íl'; »'• "C n*;i or. <:i nq r n«i ¿ L O'i ni nt nt IM ni ni IM nyi n*;i 01 om; nnr A\ MI [IB OH Pl Cl nn,~ t¡ t¡ on'; or. Vil nn'; nni: f"?i om: n<;i nr. oí •i ¡i •} s* %• i; *í nr UT; «MI i Ñl (;i 'J! \ -•)( V.\r. VT t T r '.'" \\"tf, ST 5 vifi »;r "lí: NT i\f- r;r n\f, xnnr: «;r. '-••II1, -;r ?: !>ni; \*r *.-tv: >;D i-'irt Mr. .'."'i "•',•'• N' •:|- « s V I »-• N' '•1 t; nni S N n n i «,' Cnr, \'rnr, *;r. SJ. ^1. 1 rtiv '''• s fí "K nf S N' S' m: (1! M ir 1 t; 1 .1 « -It: '!«; •l .1 <[ S I .1 •Iq *Ic ,!<; « nr. s 3 s* v •is '^ v.l. *•"« sr V f ' K J >.'(• i»s -jr T'IÍJ sr. ii't vr o-": s:r,.'í yr. pf^« \'í: n-;? N" V.T. » ' • « NT. *J, v.l. •H'fl M," 2. u"i fA\'i,a ( '11K) ívut) .u 31 ' ItpH í.\ "A ir'll "»iii J/ 'I IV'i" •i (A» ''A svoiü.oin-i SYpu.siín.ir>viiv3 vrnt u- ni •11 'I <AV'"> '.L !"l ,1 IV'Jil M IA. < h "A 'AI •A» .01A "''A iua Mí owtxvw unwio:m íitltj 7. a. /, VÍ n. Fabricante j2 i-i3iii^.oJl)l-UiJJr) lippwt¡tiv Mr >jr. vr. XT: \T. \-',-'i« \',: ! C", .lq S '1 (I i ',R nio \'rt'«j fifi* .*.•>« une ^:r *í \ s :: onr »-[f! M." S s v: ni- c.L\» i re .'," orr, :;r t;ir *ír "/ '•! y o»i om: opi: noc ni; !.••; ^7. r-n jír S on <!L~( Gil oí- nS no: s* N' 0|\ n, V («u « X i'.-l OS ni o'i !>r.r \'r ns: vn<: v1 ir, Mr. ríe, nr. oci íir.i ',.-,<; N" ns '*.' n'. S' f.( V "l <; :M M oi\ \ ".-1 finí ü,-„ *.í- ra /;n¡ <JT: «r.«: N'^ v-ir. ST un: »v <;i *;i OCI vtii:*i nr. nnr, %¡r. Vr.rr, sr li "lí n(:[ O'Jl Or| n i ) - - "-ni n^i ""ni no n;; í i nn Mr. ¡trn i^r. gen Mr. inr, «r nncí; KS "fí nr >•. ^ "K* «1 1 ni- 1 nn ni •:•?. ,1 •' 6 M Olí 01 1 r- "S ^fff> •"•I H f>S S '•L '... <I <\1 .1 \ niv 'I on; •J "IM íí M 11 IV s' > I "S !*': -i '=¿1 ni- 1 C|- s- i"! A\ nn-j **!' fí K K ¡) n n i " " '':". «i r.i ninni ni ni Oí1 O'l 0¿ nr 51 nn níi »»ii: ';.'. i r¿i "¿i '^:i 007. y Oí, no; ni n^ n*, IKT IM CI l>!) *¡!- nni: n;ir A\r. Avr. nni n^i 0"i nnr. on;: ñor. !! 0 ¡1 n*tr K? 01' n on nn or or nf: nnr onr nnr, '•>.} 11 '. l '•.'. 1 O';;;* '"nr. uní ""nr. nn ni ftl OU£l nnr. '"A ntnr. n<: «1 :; osr. ("sr n<?.T o'.r. u 1 .: A\ AM O'ic MI nnr. ' ' ' •*!•; n^i ' '"ni: nr.l ni: >'.\ ni ni ni n'ji nni oni f~ *•". i-7. ,]-7. !H 11(10 nnr. nnr. nnr. onr. •,".r. ' ' ' "<i': r, 0': nr CAÍ •'¿I on- A\r. Mr. A\7. Mr. ñor. í *1k ni: •;r 0•n^ or. 051 Olí*) onr. nnr A\ !T «1 Pl nn [i«j ncr. o'jr, o';r, r\n~. ' ' ' '(ir nnr, no.4: ' ' ' 'or. nn,: iior ' " " '«*;. ñor. nnr. ' ' ' *fi»' ixi 7. cnr." ' " 'fi'i imr !>: K r s i: ! r 'M 1 'n l'n n' ni ni (jw nri ""01 onr ft'.)"" 'f>.\i "'nnr. •«]• l, ni o nm: "ti I 1 I I IID!" ' 'nr 01 !' nn!) (! ti'ii: f, c 5 OPI OtM n*il <¡¡,\I í)n¡i ot •u n! !• I- nn¡:""nni 7.7. n»; ' ' In" ii.'. * ' ni: ' * 005 nnr ñor 001: oí- ni <; U[ n-ir n » !——"7P i S* L ~í1 !•? " "*Bl 1 ipr rh I fi»' ' onr. onn nnr. nnp nn'; oc * * \r «R SI- r, i: nr r. or tr. i: r, i 1 1 1 i • •;'o u'o s'n s y y i: nr ii: y ! ..r?i<\; IrT > ri"~ , =^F~ - oot: ooc noc E 7,1 ' E i: 3 s 7.1 nr, 91 51 SI 07, 07. oor, — si oos — si s 5 íl '.) 001 001 W oni 'J I uní on^ nnr. miñ onr. <S t; (j 11- V 1- i- 0117,' "''Jl v:' v; ' i •ÍL"" '';?, u '*' 007 on O" g¡......gl i- mj !• íl'; yi s'i 'f'i llli- « y t; (¡ '!'; n". n': "'.: I- <!•: fn? 1III- nn T VHI? 007 1 I !1 fi !l 5 nn ni: «H vi- oí: 7.1 ;ii: RI I 0 I! 7.1 1 l 1 1 I1- [ 1 l t- I ij i; I- 1- !1 1 IÍB ñ 7, 7. 1 I q i i i \ nji"" TI?. nm se ooi ""ai; on ~. nnr. nn?. onr, onr. A\'.'7 Míi A\ A\ Mfi om (;u 05S 097, CU 5U o«:r; 01K '.:.'.! mi 07. nn" ' ' 'n?. I '!{! <»C n si- PI I I 11- l !) 9 ~,". 'r, 7,7, R I. i o. 0 'iMl* 'IIW) (Vill) U M 'Al 35 A •iría ní> 00" nnr 0^ 07, •;/.i (;R <;« I'fí on n'jn A\nn Vi VI m;i nr, VI VI VI VI VI n-íi ""ni. nr, • • ""oífnji ""o¿ on ni' VI VI VI 07. nr. ""'ninci ni (ir, * • " -n !• nr, oc <j¡) ns fV't "I 4 Oí' n¿ ni- 091 " * * f t ¿ 07. 57,1 n¿ no " " '05 SO SL* Q !• íl 1 Ofi OS or. ¿!'l OS Oí OS 11 ni- .\\n- on nr, on on nn nor. oor. r^ 07.1 g» Onr vs onr. nnr. onr. 5'-! SP oor, ñor. on;: onr. A\CH SB A\CS n ü :i n ¡i no «í nr SiSi- n o ¡i 0 1) DO "A •1:1 '1 M. f \-uit Í-X\'") 101 i| rf U) '"''' A n? s' o1; sn'; s ^vimOTn <;v:iU.MTi?<.r.">V!iv;i . ONIXVW M-ns'IO'tl! r,¿i- 1 nr, 8¿¡-r Kr. ¿¿M rJ7. ÍI,'.M *ÍB a "*. t>s •Í.M-I Mí VK'-M *1?. ,1 M M «<í -^ 1-il 1 ti 7. C.M 1 MrM<- .V.H UM .MT: r>/,!-l Mí ,1 "I? .[ '1 .1 ti r.ij.| \',; P« 1 1 NT. ';'iM tí?. 1 '" l Hr n°i i M~ [I roí i t;r, •I (I '[ I 1"! 1 SS n^i-i Mr. S7. nt-í-I «ñ ¿111 I i J 1 1 «•ÍM i^i-i TVM r.'.-i-i Mr MT; Mn Mr l'JI-l N'7. I v$ 1 Ofí I OK I os I I 51 ) i ntíM tíS RM-t NS SIM MÍ. ttl-l NT ül-VI M7. o¡; •;HI N'S Mi- 1 Mr pi-H nr, rvi-i Mr. ni- 1 Mr. O'l R OVl-l M^ O'j nr, nr, os R 001 D 001 O PCM M7, A r,i:i-i nr. tn-i M7. PCH N'7. •A) "PA j . 0(llJ_ y. *¿ 7, "M ü- ;; . ^ ^ .lí <*• .^ t: 1 1PM M7. OPII ÍÍ7. nt '< i CRl-l M7. OR 03 Oíl S N' •',!, mi s- í °A\ (Al 101 ^l ^1 í'II •''ll ¡"I oí: n I ^11 •J! i) I ';i :i 1 ••i- n I ni n I r.i O'J ;i or nn w ni* nr nr.t nr í! ni: qr 00 OG SRM MT !-KH M7. r.\ a n'i s M n7. 97. ¡ 52 OS Oí 00!' no i i n? 001- onr si TrlIJ ' • ' -lililí f.l n?. AMPO 5 nnionioni- OS I . (A) on »; 07, 07, nni K oí: nr. 01- ROM M7. ¿»H M7, n ;i K a s n n :» :i or. Sfi s si; s ni n.:i nn nr« oí nr, M» n^i-i ;;.- «!* un ni- nn «s or,H .M7. fiHI-l nit nni ni nni 'fi: n;, n¿ ni ni 00 3) X. *. nni i >:r. '1 0"! K ti fin i p ti Olí 002 ' ••ni» 057, noi imi nn O'J ó*il 1 M« IRM M7. ••'l nc ¡) 0£ non OOD 01 -^''Jol oni nn oni (mi nü nn ccn Me "J p K v.i 5 .M vj «: M ;•) q M "1 /inj s M 31 M M M M O'l S* M i'f) jU<í5 005 tioiirii|iiy v;' nn mil flll^ n7. S V<:' 7.1 7,1 7.1 7.1 7.1 001 S M ni» p N nr fí M mu K M 0Ü K N nni oí» ñor nn on om Cl nn l VI v»; ' v; ' i 011 VI 05." I A\02 5 £ S'S SI n!i 07. yí 01 ons 111- VI VI VI IWI nt; • ' * '••;•, • nni no JML A\57 0',T nr. 1 1 1 00 1 0!» [ir. on[ 00 l 9M o;* (1 «I 7, no i yK on t¡ s'v 00 fin n;'. 01 nr, n~. 01 A\<;¿ on 01 l\r. L wz A\V7 !)f 7- A\1/ A\G¿ OH7. oni I Z 057. no z nnr, nn7. nnr. (li- nni •a. A\ sisi no i * • • *<;r. nni * * • '<;t: 'u) 07. mu t; A\ A\ g¿l 1U <JU ¿ d. U. 3 •i i i ~ •j " > Tt Fsbricjntc i C J _ u !I ^ ir1 -5 ^ ^ p Gcnn.i RÍO -Silicio PNP.NPM -t; U J p | „ .e ~ 3 S H Is CipsuU .3 "0 •Q .-,«=»« n ri ;-j rt 1/3 <fí -n -a tí) <3 o s' O => s 3O3=> a o o o .1 _^ __. 3 3 .1 < ?i T! TI TI í"í ít < rf — ti íl ct c-i ri ri c"í — PI ?i M ?i ri C4 -I M TÍ íl ci íl n M rt TI rl íi n rl TI 7t ri M n ij •C 35 c\» <3 r-, *Z *f, •£ 1! V3 !- -3 f £ ^ rí íí :t n íi ri ;i -i rt íl T4 -i rt :t -i n íi ;i :i :i T ^*. ¿ - •£, ¿ i; T3 — -1 .^ ri ri ri íi TI ?¡ :t .-. rt n r. ,-i ri ri -i n .-i ít ít TI T> £ 2 3 í- •f Z z .'. <c ^. 3 ~ 3 X 2: .: -A -i ^ •* ^ X ¿ -C Z i 2 3 -• 5 33=\.l5 333 =3 .-j .-3 o .-í ,1 — — -n T. T. r. •/, ..T -•: 3 r '•! 3 i(S 3 2 i-i -.,33^3 í 3 ..i .; .rí rt — O'SOOO 3 Ci -•: -T -•; t- s es .» «i • rt *.-; .~ -~ o .-T3333 - — . — TI - 3 3 T 3 >,5 S .-. "J I I „ íl = 3 3 i 3 a •; 3 « —» o « LÍ .1 w-j o o ^. - -, „ n-r-í- - vi «í «s «i • • • • 3 S 0 3 3 333-33 3 3 3 3 O • .11 333 . r- ri M íi D ¡i '¿.'S.'S* f.~S. íí TI ci íi U ¿. '?*-'.'£,*£. s r> 3 — n '•f. Y. '£. 'A '£. rtfin-jt- ^x '£. v. -¿, s. -s. -Jt v¡ s, A ñ T —T —T —-?.••-.•)•" íi n TI :t ri ,-i rt -i íí íi M ri .-i -i M ít ít :i íí n £ £.•£.•£. ¿,-s. vi vi r. -n -n TI -r -r T •:• M TI M ri "t n -i ri ít íí 3» o —• M ."í ?•* /: >: x i: x. rt vj T, r. T. 'S, V, Y* '£.'/, n si íí ci íí •) ' 1 1 1 «i .1 íí TI ^1 fi ;i n íí TI ci M rt-r-i'j.- '.-"I s.'s.'s.'A'A >i T. T, r. r. ,.. — — ít M TI . . . W-J..T3 íl íl -r 5 O 3 3 3 O -1 «.! '¿, Z Y. f. ¿, íí TI ->i ri ri Tn--r-Ti ~ 1 'J "J 3 ít íí -i TI ci TI TI r) ri n ?|- 5 - 0 — ™ ™ — i- -> - -^ U 'J 3 . ™ 5 yj J j; -rt y¡ ^ « -i -í ^ ^ _ M -i -1 '.T 3 C! « -1 1.1 Lí « líí 3TJ333 — -r -r -r T 3O33 ——— — .1 .1 o o w -otaoat- «.-)»«« ri ri ci íí rt '¿, i'. 7", '¿. '£. J p- t— i" ríi rj TI M -i ri íí TI M íí - ns^-nn - -i n M si ;i '¿.'¿.'¿.'¿.'S, i- T- r- 1— cíí ;t M n si ^i ¿\, ?i ri —l o a t - n .-.-.s-.a-.a. i "c — K i i i c. i c. TÍ: — S íí — ;i - , - . . - C '.1 i-l -T 3 VT r - "5 B; ¿3 - >•"! .1033= T I O 3 3 O t:=333 ~ -i ..T u et . . . . . 3 3 3 O '.r 3 : i 3 s ~ P- 0 3 i- «- — — — ^ r i r- . . •. ~— 3 0 3 3 < < 3 0 3 3 3 — '— ^ r- t- — ri TI íi ^- rs -l ',-..13 i-c-ít I _ ? 11 ri i _ - —— * 2 a 3 o .-. 3 5 3 i 3 -C < 3 "3 --i .". 3 3 3 3 . -3 r t 3 3 O i . T ^ l 3 3 3 t-c33MrlTI . .. .30 ,.T ^- el o o rs ri ti nnooo r l í l . . - - — — — . - . -i ••; 3 3 . . . n o — í^ \ -.I 3 3 3 3 3 O o o -aoortí^ 3 0 3 T I M lO r~ o u-s el ^ o n — M o «s «i o .1 « ncicact - ^ -i o n ü - - ? ? . . .1 .1 .1 -.I t.1 3 3' Tí 3 S 3 0 0 3 3 3 3 3 3 S 3 O 3 I. . t 3 3 . 3 0 — ít ,1 — íí • n ^ — ri = 3 3 3 ^ 3 3 a 3 --.-1 ^ = -7 -^ 50 ^ e o OOO-3O -.- „ - - ^> ri ri ~ — •o . . .1 . 3 3 3 3 u! •-•JC-P- 3 3 3 ^ 3 > 3 * 3 . . n Js — «; tí • j — r; ~ — O l¿ 3 •£ irt 3 - 3 ,-J O O 3 3 O O 3 0 0 *¿i :a & zi -¿i N < < S 3 3 -J 3 3 3 3 3 J VS 3 S 3 3 O O 3 3 3 rt -r — -r rl • 2 3 3 ;ri i= 3 •„-. 3 ^ 3 3 3 3 3 ri — — — — 3 = D 33 O3 ¡a a ft ¡n T! o cí r: TI•\i :i fi TI -j — n n rt n n :í ri n vi TI n rt ít — ul -3 f- yi f.&t.&z. .-, v. -r, r. ^ 3 s i 3 -^ 3 3 3 3 3 ;¡:S'r:ji3 n ::,!-. ;- 3 — — -.í ,-3 ,-3 3 3 3 3 3 >.i 1.1 -i -i •= el 3 O 3 3 . . . . « vi -« r, « rt r. 'J r, T. -f. •3 '.a 3 -. -,t O'SQSS -1 "3 13 Í3 j; ¡o » •*; 3 -3 O 3 3 O 3 S író-.---, . -í ^ s: — — íi ri -i 3 3 o ti 0 3 3 3 3 -3 J O 3 3 . 3 3 3 0 — n wT irt -•> 0 3 3 = 3 ít 3 3 C 3 33 -1 ^ .'S vi TÍ :/j v: «í O rf) 3 « 3 •3 t- '3 .- -3 •3 O O O 3 n -r rt -r r> « =3 Ul -3 W5 a n a Bx O O 3 -3 3 3 0 0 33 n rt rt .-a o o c> o =; . . 0 3 3 3 S 3 d 3 - . 3 3 . 0 O -3 3 0 3 3 3 O tCl ít <?t Ct — 3 0 0 3 3 íl Cl 3 3 3 — — n n .-» 3 0 3 3 3 C T 3 3 3 > 3-3 -1 .í .-; 3 3 - O 10 3 - íi ci n " rt w w ri íi ci -i 3 3 3 3 3 3 3 3 3 T J S T Í 41 «i ?J TI N 3 O O 0 3 O 10 O 'í) 3 3 a-, G O 3 3 3 •M íl 3 0 Í3 O 3 O0 O 3 O O t= => O U3 -.1 m .1 - ^ íl el M « rí 3 O O OO REGIMbN MÁXIMO * * -, -r * « o 10 o « n n ri rt svont.iD-n-i svousí 1 -'0 ^: •L-D^ •a s. ; -O r|iuiljM r¡ r tiívs ri" Jim3||ii.> 601. I 1 I . _ .^^r-^r"^'^^ I |l!í f< - t iu íj<i_. rH T^r=^-if— -¿ ![_ , f ;/ w ¿f i/ ¡3 I jI _L . . ,r Ofr *L.L rt i M ^^ r.r" ~*"~i5~ rjnsilp iq c üpri33'iO3 y)« joirujm |J fti rk 75 *J J1L i— tif'U- ,. D? 1- tí E fr -n¡ > r,t i: W nor A\rr. vn ose nnr. A\II Olí: nn^ .uní V«J'I VI JAI o»1; nnr; rt*;n «r trl 5 n? f) flM u ny ni: '.n or ni ^ 05 (l fi'S ' 6'S rt'S 6*0 E: S £ S 1 I i/ji: nnr ¿si: nyr. u: Hfi 1 5 C C S nv? nn i nn? I I l 1 £ «».;i A\ or. n" uní; nni ' " 'ni- nnn car. finí-" 'uní (U 111 nnr ny ni ni ooi '"no i unr."' '05 01 <J' J. nno n nti í"í ni nn-: r. 0 VI r ni ,, fin-- «; r. i; ' j- n« V'Tl nr nni- ñu oíi - Q'n si- ÍI'O Bl- 5'0 ni- nnf; O'J nni: nnc mi: 51' f"51 en míe •:p.I nnr nns"'n«is BS I nn? ni?.' ""nii«r. nr i'ji " ""-r. i'fi "•'oí: nn7. ' ' ' *ninnr. ' '"ni (J •it: nny «u: oír. \<;i • '• '(ir n-: vr viví: ntn; ftin nn «i: »7.\ ti» pr mil- AVl ni •jri r; ni s 01- nnr p o (ir. Ü Vi nni nr ni- *; nni- C Bl fll oí T :;;. B;OÍ; vs /,1'ír M~, &IRPMÍ ^.' ,: •i •i fi -i SKV Mí J.I. n-. 11 'i nnl DI Ql s "í Tim: Mr >•; "K M •MU N VI ?í ñ <; s •••n "P M 1 1'-- >;? t?i ni: s?. ~n;n N'Í: nn < -1 nn : '•i "*M M JN' DI ^. -I ";%* n? S" '! •ip; ñu nnr nn? .'^ S M '•4 M K N' 9 S mn<r \ Rnrr íJZ .'.nci; vr üiir.n >:?. con: «n i-or.r .-jr. roír M? r.nr.c MÍ inr.i: Mr. voocí: MR nnr.r >ir. í. 'ji rt •is r? :< j.i •*IM s \ n'i nr s \ nr.i i; *: •ii l. n-; n'i s s- •ni "J *í M -1!) ni i «í \ f ¿HC N? nr ni Llfír. M? {i¿er MÍ: r.npr MÍ A\ ílfl 1|- '^ .1 no" A\ t.- .1 ¿nop >;r. nnr: nnr. A\': nnl <;'n ni ni: ni- !i!í«r. NT. 1I AUIl A\ 1 1 n';i VVI /. - c;u ni i n', M \l. S nm (Hit: nnr. nnn nn«~ ,s\':r: nnr" "IH: nnr. ns nr nn? v;' l - !;i: i «CI A\ 1 rr.i nr V*: • I ncf. nnr. nnr nn? n-;i AV51 ñor' "n<ii n-;i os nni " "nr. nn¿* ' "n*jr (MIÓ • ' "nTH I 01 fis i: r.i s c c r ñor. en '.-/.I '.'il nnr 7. nr, ni: nnr ~ nn IM: í>nr. ,\\w nnr fil i: nnr n '.'C Vi V. r n'j oí ni; A\n<n A\ ' r. ,\N¿ v: i nr. n*¡ SI w ! s< '.-': s s *í * ru^r vr !=(«': nr oii ti: MÍ r,¿oi: KS P9ÜC M5 ^ * i.y ';¡w: M?. ir>cir M" "V B-.« Mr ._„ - Mili) ÍV'"1 'Al 3i piorirjdy - Oí) I y O r n-; t"; ni 7> Jt; i l nnr; nnr.i «i- (151 '" 'P5 CJ VI 7- ni i nnr n¿ 1 l i ni «Ci: ní.i S nn S ii-i K ni» s nn ,- t,r.r.""m- ni Oí c:i r*i' n-;i íüil " ' 'ni- nn nn n ¿sr oí: noi- '•"i A\nn no'.:" 'nni uní:" ' 'no nnj: " 'nn i ¿r;r nn; n,*i • " -11;: i nr, nr, í- AVOB OF1 f; i.-rl .':'ii 0!) y- PC N? i"f.r MÍ nsi j i»'. I n^ i; " *ii' : ,. «'s K M 'MS •i rrr.i: NT nns on.- nnr nnr <ir n -»-,!: s:r f r. i • ' • : t ni; Pl q VI VI nir""n:. "íl i^rjjí iizor: fir. f,ni <¡i»:" '•)[ i '.''•' ' fl AK fin n¡i ni ni- vr vr ti!-K v; s nn '" *nn i i i i i S M: E- ** 'flt •ir f: a i[ <j Rl O'M yr. (X e V <H n's ín: 11!• t -3 r ll¡]* j.) >! * A itir - -mili sl '( ty<'t Mrtil • 'Al •i nuil M '1 A i )) ' .t.'"i '.L i"i .1 'Al 1V«" f M •\ IA) ••j> ' 'A 51 Jv ' é 1 /i D_ a j , A ——___! __. _i •• _ SV'.'Jm.LO-l'I:! SVDI.LS'nirl.Ln'MVM -A —— —"• cmixvw M-iNif-ni [i u n n. -o w |i "~* ÍK !J' ,.-<-'* ',.-<•'..- Irt 1 1 1 A(j J IM íl ,.,. 01 7, ~, 1 g C 1 IIS 01- 'Jí, z i: i i O'J <JH S¿ ns r.i i-/. ni 1 1 I í 1 or. i i t: i i OÍ i i i 'jtí OH" "'07, ntt iiy 07, nz CH U no i O'j A\ ,\\ sr. ni- :) (I'J ,Cl jl •*• ss 0 H 0 «1 0 rl SI '! OS 00 C nos OS os 007, os Olí MI 7- 1U S't 7. OH SU •JP MT. 001 AM7. § 1 1 1-7, os ss OPI Sf oei 1P OHl MUS 0:1 ns ns 05 OS OH OPI 091 <¡H OH 00 M 1Q Oi- 'J?. nnr. por. 001 OSl Ct- oí; or. T f.tv J- 'MIS) -3 6Iu»*- í J.J 'i. tV«0 »l l.M 3> A .««ti - i jj 'i 5U nz OS ivuri U» 81 Bl SV ÍÍB SU 5° i-u t-c .c,,, om 09 n*j J' A •i (PC 0« oc 01-7, nc t.\ ni?. 1.L i-i .1 '•1:1 •'I 1 V-nl M (A) IH,JA "J)A f)W'\VK-v-tl^l!1:l>! U t¡7. i-ít «B Í"J M'i sn MH :-'j nz MN5 ííl N7, cno Mr. (IlíJ M7. VI!t MS 1 0 N' 7. o" a íis Uo;i íír. vn'j MZ Oí' MS VS« MS CS MS ¿G MZ 51- • 1 d SI [i d MA\M 81» D d 05 :> !)S GS [•S CS 7.S os ¡5 'Jl n sr n 15 MS L\- Nr. rj ÍI7. D d yv 0 d <n- í) d si- o d si- » d •"'U 01- MS JJ, «JO «D f£1 1-1- MS V C V Mí Kl- MS 31- M7. (Al ,vi. A M7. ME M<: MS M~. os H7, fil- MS ai- Mr. d 0 d G C ri: u n' e 'A ni .tí '•f. O D. u. -i S\J SV.'I t M M - ! . l . . > V H \ ht N'7, ORÓ M7, ÍIC.'J ME sr. j O i ,1 d el 'UVi 1) d MM OÜ LJ d se OK. í.-ft'») o D oí- o O'J O'J si: n OI-S t í. ) d Mrfi ti '1AV !) d <ÍM 01' 0 d '1A\\\IM GE n d n'j 0 O'J 07, n o s1)'-' o d JJ. d d «l.tt d 'L\M 'I nM Ü07, os os or. !>M d í»M l-E 0 tí •i. I. oí: •J J«- SE Oíl O'J 01GK 1 1 1 I S T I t d <;L Mr CL ME Sí. M3 W H?. 00 ORÍ OtI it? «a o¿ MÍ: ORÍ OM OE Mó MS N'7. MS OR Mí ,j MM d 'IrtV -I «Ltt oí- 0 d 3U •I 'IA\u SL os 01- SG Vl-C» I'G ES flí. MC GR •JS •ÍS Ü7, 0 •J sin roí ns íi? ÍP 07, íl d •10 ';f fjB ¿íí ¿fi NC 1)0 MS fi¿ Mr. A! 1 " T I 1 1 »r. M7. nl") 01 C5 SP IH MS VPfi ME tl M D d 0:1 P'Í íl*1 1 1 1 tj 05 101 M7, 00! MS D d o« •ai: si OPl OHI 011 S? - or. or. n VI o nr í> 00 n 01 p T 1 1 1 1 s <5 i i i i 1)0 5?, :) ce ^ N 07. 0 M fí7. 7.01 Í-ÍE *s •J 'U Oo íít O'j ÍS M 11 íi\7. OSl O'Jl I-OI Mí COI N". M O'J <ií> G'S y N •J M os oí: 31! N n u or. o M os si; i 'j s "V!»«!1¿V nc u (] os s¿ Oí. 'ir. OSl si: o sr. :) Sí 11 r.s 01 u ':L ni. íí'l Otll-'- „_ i e-_— -/£-"-" ( I W ^ \—¡!~ U-/A K « rt 1 L-^ ' ot OCl""Ol PC oc ni: oc OTt 01 O'J! ""01 O'Jl 01 O'Jl Uf „ np'j nt ~ nn*j 01 PC 0! )• i )• > 0¿ o/. Oí, 0¿ 0¿ * 00 'i z rm<; rtn'í 7. _ fiO'i - noc z 1 7. Z Z ~ o o e C S S t» 5 i- S 5 S V g 5 S 5 tj S 1- ^ t V IV 1- 00 V oot- ~ • „ 7. g (J ni- C 5 Q r 5 I 1 1 A\'JS fJC ,uor. POt 5P A\C7. AWZ oot 001 A\',o Oí» ií5 !1 N' A\OÓ OH oc ;•) 5109 OC Oí» Oí< » ;. /.i: „ "¡3 o. ÍJ % -Yu (V»>; U) Ji "" A Oot L> CK1M pr.in ¿?.C1 !'".«n yí;i:t M ri M '1 t'SCl H5 CCCl ME r,Kci .-íñ d or.i:i M?, 91CI ¿!f,M i>ut 3ti:i UCl XS í¡n ""BV S0 P6 AW2I 91 91 u «i mi [•) ti o d oí: D (1 se ;i d ')<; D?, Ofi MS7.I <J7.l""0!07. 001 ota 01'í\ ov 0 ot n oyi SI 'JH S8 oo r. 001 ons 07.1 sz 00l""08 Gfí 051 oo u 09 O O K ' " '0!> 0«E OÜ oos""oi- <;« 5n OS I 05 1 SH OGl oot: ooc 001: ooc 002 ""01- 1H O'Jl 051 ooc ss c~. OGl OS I ooc 5o Oí sa ÜZ OC Sí) Cfi SP OH 001 nsi o t i * '"';i: 001 'j(4 ftViZ A\07. A\3?, A\07. i: c oc oc nn«; oo-. oí- CR oí; oni 001 3R 001 or. O'J oí- QZ irui A • nuil ;] I ') oa 001 OS1 08 A\?¡: 'Jl- A\nc 01» S7. 0 N DC n t! t;~ 0 M XJ. ^.1. x.i. "j. fj. OE 0 d X.L 57. M 1:1 ti Í>H ni 0 tí ^11 OfM /».• "S "J. o u u 001 0 H 001 ¡J il Ofl 9 M ÍS 00 n i! 0!» n n ít: oo n <! rr. ¡i •í FC !) d 'JH no i: oot: '!Z U tí O'JI 00» 'i 7, «3 0151 11 «fl 'Jti oon O'Jl PUI 051 SO ÜP i¿ <J<1 HUÍ t.\ Zí 07, •i n.i ¡* M í>ii 11 ;\ •i °D <Ji mu o¿ I OGI 57, 0 N 51 ov tic»; ' ' ' *iy no:: * ' ' **t«j 001 *" 'PC ül tí' 03 D M «•,!. GC 0 ti on 3 d XJ. oí: 0 ot 01- 7,1 01 OOE oí: oc oc fi« i O'Jl (:>J (.»>"i < v«'l (A) '.i. 1-1 ,1 >\K "'IJ A (A) 031 __ A -ffí ,1 •Jí ;i .( MS .MS MÍ: Mr. cn;¡ KC r . t n i M7. VflltCl N7, WEt MZ 90CI 1.0 Cl 90ÍI GOCl COCl K7, JJ7, N7. N7. H2 roe i M7. COCÍ lor.i OOCl P13T N3 ^5 H7. Mr flr.7.1 ir,zi M7.1 r;r.7,t t-Bsi M7. Hz M7, M7, ••: 7, CUSÍ .-:nri 11^1 'inri HE N-, HZ MT: pin i fJr. VA1CI MS /.'ír.i w?. Oí' GHn Mr 07. !" .-.in nr. :i <\ •ÍK D '.) d 'Jl D d ut D ti oí- S' N >^x DI- ¡; H v.i. OI- s N fj. iir.i Hr. l«7.l NK onr,i Mr. «.',?.! MS fi¿«l M5 t¿7.l N7. CA) ""'A -•<•?í X /, o G g .0 I I I V I X V W N:lWll)-ni mci Nr. VI Cl 117, d ni; Oí: 01 01 os i ""oc V ni A\1?. A\t»S 'JA 'J¿ 005 01 02 051 000 001 001 M5 íír. NC Mo WE rj M o .1 Cí: n l! GE í) d 0?. 001 wom.D-iT.1 s v t J i . i s i u i.i:n'»v;j 001 P o n Oo os J' oí: Of. 7,1 (H|.; »I or,i 00 SC tfICl Hf i'CCI Ni 0?. 0 u ss olor ov oc SMU • • muí IV») n H y nc ~n:i v?. OOE Hl (jftO.) • M I H ) mM.icMtt.lv 001 01- ui ';*i on ')01 no 1 1 oí: A\or. oí: oc oí: 005 —7; CFCI N7, 51' t;Q VI 00-3 VCC1 'Jr, 001 0 d 01 n H 08 !•) d O'J 0 S' MSÍ \'I OOS nm; 001 0 M 09 001 00 •J9 \ ÜCCÍ MZ 5CC1 US st- os A\0^ M'J?. 01- O'j ¿i:«[ HE AVJS o«;i""f)i' OfcM 51OOfl""OS ni Oí I S N OHl S N 07.1 p N 001 SH 00! A\í,7. M03 01 01 01 SI' 51- 001 C C GC S7. fiín HC «1:1:1 Na 00 H .w¡r. A\or. 01 01 S W 5¿T SP 'Jl 01 01 5 S 021 B H non oo e 001 Gí 0) 01 01 0!í 57» 5LI S/,1 OE (H- 01 01 Gl 008 01- ' 02 v OOÜ (•o<; n*JS O'JV 7, 'J¿1 'J¿1 oí: oíoc POS c TN O'1'.T 00'; ("•', nr,5 00? t- rtí^H l i \ »' "i U — Í~~'/JL~ j-\4í-^' Ü °: ^ tS ["'M. *r¡|»i 5' s y. 1 v. 5 ¿ i O') 2N UN 2N UN 2N 17M-1 178() 17BU 17M7 178fl UN UN 2N UN UN 17Híí 17!H) ItiUíJ IWOlt IHIU '¿N UH 2f* liil.t UN I r i M UN lt>Jl¡ UIÍ 2N UN 2N UN 1817 IblH 1WI!( I&2U U2I UN 1823 2N 1HU-I 2N I «2 5 UN IH-Jli 2N lt>27 2N 2K 2N 2N IflUB iriSU 1631 I8'J2 ut: ia:uj UN Uíf 2K '¿N UN íy u ao p Ü 11) p O 10 S|> p (.', l ü SP i' t; ¡tt íili p 0 :tí. ü¡l p G 11 fi V J3p T* N i: 25 Wli N s f.U Wl, N S IliU 2N Ibñ-t UN Ibii'I UN luüli UN luco UN Iílli7 2K ItititS 2N Itífili UN iban 2N ISíiO 2N 18H1 2N 18D3A UN 1BU-I UN 1 tilín 2N UN 2K 2N 2H (V) r t.'t Ii l»..\ UhW , uní •1¡I un U' 10 lü :ir» :i^ 3S ao ] Olí Tj ii \ IT l ' l . ) muí mu luí) 20 •10 l 1 100 riS 2"«fiW 2ÍUW 17fi 10 IrtA 1»A 17.'. 17Í> 17f. 17f> 111 10 lili 11 0 ivr» 10 s luí. H lC*u l'ÍÜ ar.iiw 171 2'iOW 1(1 ^Ull 2 1») 250 17.', I7.ri 10 s s U :>ii Wl N Wt .N ;¡í'!í i. r,ti tí i tío s Un s 200 N H -"" ¡í y uou is S .MI >, S 1011 Wb ,\N a iso Wli Wl. s uou Wb ,s s 25» N s auo N s 00 N s ao N s eu n N t\ Wtí Re P 17" Ifl 11) llt Iri 2U L'Ii 2U :('. "l?". P Ü ir> 1 21) tíO bO i¡0 tí U I. N Mu 11 0 íjí) s .'.0 N s 80 N ^i lili) h I 10 N tí M U N s 0,8 Huí l.'iU 11 ti tiu l.ll [,ll :ir, :»J s s s "'U" (I Uf, .s i;ou 20 20 3j luo Mo Ntí N 17f, 10 :-:<A UÓA 2", A 10. 12. . . , ÍÍU 1U. . . . l u u ÜÜ mo 2 UA 'J.'-A 2Í>A 2-1 A lo. S tí 0 N 11-"» 17.". 10 10 10 LO ..12ii , . 1211 10U CU (¡U L'dW 7 Kllll ti 111) 7 ir,o ir, u 7 .100 rtUit (10 ÍÍO 101) ;iO IL'.W 1 Ü'ÁV 50 r> !7.-> 17."» 170 1 'jii tí1. Kf, lllll llHt .. i;>o 0 I •10 II ;, l-IO .*! Iflo 110 IOU IOU !H' ;> .i r, i 'III '.i» -III 1 L'll 1 1 1 1 i 1011 U» 1 .-,.1 111 lu 1. til I I") 2» ., .illll . . :iiiu "nú ll-.l •10 20" 10. ..12» lítÜ ?0l) UüO 10. .. KMi ÍÍU 12 12 •ir.. .. I-." ir,. . . i;i.' 1A IA 1A luA ItlA • I». ... IOU .'tK. ...UOII 5 .1 i i :,a (¡u •I 1 . . l ar. s ;¡ti.. .. huí ;m r, i r,u l 21 1) 100 •>', '¿'•> •*j. 2 2 _-( i i lu ,-*--,-. — * V , _ - H 4 v /f¥'Vr -\rf™)H Vfe/--1A' ,33_ — . *•' t] -r^±r j t r, i •> ,. ' t \^-4-« r. 7, 1 c ¡t r 'til JA 1A 10 :( :t ._, U-") r :i •t ., i 1 10 « ir.u r» Iú lü 15. *i 1ÍM) 10 20 •10. . . l U D 2UI1 2011 2011 150 r, r, 100 171 :>(iti i» mi •III UOU f, iriu [Olí 11)0 «r, r, f> \, ir, ii 15 . . . .10 ao. ..-iou 1 íi ". ."> :' f 17". I7Í> . . !2o 2 ;"» j ;iu 311 nú 15 I '.A 1'tA l'.A j •10. r> .1 & " ir.A •M.A 10 10 •10. 0 •• :' •* '•• •' ?«A U.ltAV 170 20ti\ ¡ tV/ Mili) ;i'jl; HllU 175 .inii '¿ " U 5o ;i j ** 'r' 2 ti A 2 Su ApW.ieii'm * lu 2.1HW 3HU ¿r Hih,>-í- T __ \' -4(A l lMllí,l'«.. 3 10 ur.i-w 2 M'W 2íiitW V5ti\ IT :, I7.'i 171 5U 100 ISO 2IIU y TX N Tx N ?r.uw 17.'i 1 7:i vv. 2i',\A aui) 20 'JO HO bd } Ifl TI- r. * C! I b t; 1 LT...W 2Í1UW U.'.mv U "ttiW (.un P IfÜifi 1BU7 ItüíS Ib'Jit I U 00 5Ü UW ¡til> U 00 21) 1 P lu iliiu S|) I 17'. in" HA . 1 10 I7r> 20 Sp P P III UfillW V..HW Ü ir. s r. s 2.1 s 1 lili t; t; t; t¡ c He Su .4(1 su \T.\W nr, u 1 1» \ v tt ir lk>A 1UA IHA H'A K, A 10 10 10 IfUH urio tinii. uní Wb N Wl I\ Wl Wl ;,, Iv .s »uu 1, im.M 10 1 1 1 1 «5 6f) Tiü i:,o i. 20 •111 líi 2.1 5U 100 «:. •16 •Ifi f.O l'fniW 2 TiilW UíiilW U.'iiAV 2.MAV ¡(U U c m-v 150 UuU 2'iU UN lbÜ2 UN ib!t:i tV) rlHf •¡ l r ,U s 2HO s •¿'.u ri :ioit s fill 1831 IBIlS 1837 IK.T/A U3Y U IhlIU Ib-íü 16-11 I85:i (CU Wl» N Wl N Wl N Wl r, Wl. N •¿ N isas UN 2N 2N 2IÍ v v "'"' n | // ' Ij ==^= i F " -iov.no 1 VDS-0.5 v Modtum-tp™d op«ritk>n . . . S MHi (typ.) ínptrt pulie rmtírt V D D -VSS • 10 V Low outptrt lmp*d«r>« .. . 7SO SI (typ.) «1 VDD — Máximum input lutca^e currínt of 1 fiA it 15 V ffull p*ck*oe-temp«nture rinffe) 1-V nol« m»rytn (full pack^e-temp*írturt nrvge) » Control countcn Fr«qu*ncy-<JÍYÍdÍ[>s drcuíti • Tíme-d*l«y dírcuhi • Applications: • • » Common retel • Fully ititic oporition • AJÍ IZbuHeredoutputi r»»ílible • Low-powef TTL compatible • Quioccni currant »p*cifiod to 15 V • • Features: CHARACTERISTIC 1000 500 5 Inpui-Pulu Rúe or Fall Time, ^¿.Ijá - _ 15 15 5 10 Input-Pulic Fiequency, i¿ 10 1.5 4 de de 5 10 Reiet Pulie Width, tw ~ 400 110 12 3 M*x. P*ck»9ei Min. . E 1250 600 15 15 de de 500 125 3 - ~ 1.5 4 _ 12 Mix. P»ck»oe Mín. LIMITS 5 10 (VI VDD D,F,H Inpot PulieWrdlh, tyy Supply Voluge Raf>oe |Fof TA - Full Packjwe-Temperature Range) • i th* followirtsranoej: ns PS MHz ns V UNITS '"••. ->". Vv -• ;' • • ? ' ' - ' . , RECOMMENOEp OPCRATlNG CONDITONS rt TA - 2S°C. Except w Notad: " For masclmomreJUbühy,nominal opentins eonditwn» ihoold be *f\ecte¿ » th»l opentíon h (K suHix). and ín chlp íorm (H autfix).^ , Th*s« typ« KC JupfJíed In 1 6-fead hermelíc duaHrHíne ceramlc packagei (D and F sulíixes), 16-!eBd duaWn-IIne plástic pack- • The RCA-CD4040A coniliti of en inputpulse-shaplng clrcuit *>d 12 rípple-carry birury counler itagsi. Reiettmg the counter to the all-0'i Uate ii «ccompliihed by i high-leveí on the resel líoe. A maitefi)»« flip-ilop coonjur»tíc<i ti utilízed ftx each counief «29;. The itate ot the coontef "H ídvsoced one step m bínary ceder txi ihe Pegalive-going tranütion of the input pulse. All inpou «nd outpots art fully buffered. COS/MOS 12-Stage Ripple-Carry • Binary Counter/Divider CD4040A Types TYP. -0.2S 3Mm.;<.5Typ. 1.5 Min.; 2.25 Typ. 3M¡n.:4.5TVp. l.5W¡n.;2.2STyp. 9.95 Min!; IQTyp. Ín.¡ 5 Typ. OTyp.: 0.05 Max. OTyp.: 0.05 Max. TYP. Llmhi n Indfartcd TvmpwiturH (°C) STAT1C ELECTRICAL CHARACTER1ST1CS WAX1MUM RATINGS, Attíoluft-Mixmum Wu«: ETORAGE-TEMPERATUflE RANCE IT,, } -B5 to »ISO°C 'CPERATING-TÍMPERATURE RANGE ITA1: PACKAGE TYPES D. F, H '. _$s ro *I35°C PACKAGETYPE E _«0 W *6S°C PCSUFPLY-VOLTAGE RANGE. tV DO ) (Vo)t»9" ififrmcnS to V^g Ttrmin»l) , -O.fi lo-tlfi V fOWER DtSSIpATIOK PER PACPCAGE IPDI: FORT A -—«Oto*6CF°CIPACK:AGETYre E) SOO mW FORT A - *60n *6S°C PACK AGE TYPE Ejl D««ti U/v«^y rt 13 rnW^C lo 200 rv*V FORT A - -55 to +100°C IPACKAGE TYPES D, Fl 5OO m»T FORT A - * 100 to +12S°C (PACKAGE TYPES D.F) Drr»lt Lin«^v H 17 mW/°C «o 200 m« CEVICE «SSIPATION PER OUTPUT TRANSISTOR FORT A - FULL PACK AGE-TEMpERATURE RANGE lALL PACKAGETYPESl 100 mW IMPUT VOUTAGE RANGE. ALL INPUTS -OÍ IQ.VDQ *0¿ V ^LEADTEMPERATURE IDURING SOL.DEH1NG); 1/16 ± in?i«* (1Í9 1 0.79 rrwn) (tom u» lo/ 10 i m»i *265°C l»ií U'Hrv-d Itil—•* Fiy-S— Mminwn outputp-cA*T>*' FigJS— Uinimim outpf I n-ch*nnrf CD4040A Ty 75 - - - 10 5 10 Operytron "" - - 10 - 5 - 5 10 f/t-tt- Hohf-invnanlty t*ií círcu/r. * Measured from tht 50X level of the negative input pulw edge lo tbe 50% leve] of either tbepostt ¡ve or negative edge of the 01 outpul (pin 9}; or measured from the negative edoe of Ql througrí Q]l outputs lo íhe posltive or negative erige of the next higber output. Mínimum Reset Pulse Width, tw TÍ^.IPHL* Propagaííoo [>e¡ay fifXt Avcragt Inpot . .- .• Cap«citance, Cj Input-Puhe Rite 4 •_ F»ll Time, t,.^. t^A . Any Inpot 200 - 5 Mínimum Input-fulse WWth, tw' _ 110 6 4 10 Máximum Inpot-Pulíe Frequency, f ¿ 5OO 1000 500 1000 '- 75 15 . - —• - - - - - - - •- 4 1.5 - - - 500 250 500 250 5 - - 75 200 6 2.5 75 150 225 450 600 1250 600 1250 - 7.5 15 125 500 - 175 350 475 950 Max. ns ns pF ÍO ns MHi ns ns Unhi fíf. 12 — Qui*K*nt-¿*viCT-ct#Tfat ntí e * Máximum ínput rise or fsll time for functíonal opefatioh. * Measured {rom íhe posítíve edge oí the reset pulie to the negalive edge oí any output -(Ql toQl2). 500 250 500 250 5 - - 400 2.5 1.5 5 f=too kHZ 150 75 - - 150 "300 - 5 10 450 900 rfHL.tTLH . 450 TrsniitlonTime, • tPLH.'PHL* 225 _ - s E P*dc^ Wn. Typ. LIM1TS Max. D,F,H Pick*9ei VDP tvt Min. Typ. Twt Cood tioni 10 Propaga tion Deljy T¡me, . • Input-f^ilsc Operttíon Characterittk DYNAM1C ELECTRICAL CHARACTERISTICS .t TA - 2S«C, Inpot t,, lf - 20 m, CD404ÓA Types 4 .....I , ;. -ú^to-tlE V -55 tt+13S°C -40 K»eSoC Supply Volta9e Range [For TA * Full Package TemperatutE Range) CHARACTERISTIC L1M1TS UNITS ¿ RECOMMENDED OPERATING CONDITIONS rw nuximum reliabilhy, nomirwl op«itir>5 concfitioni rixxild be >el*ctod w tíwt operatbn ¡i «Iwayí withln the folbwing ringc: Ojuletcent cunrnt «pecified to 15 V Máximum Input peak»o« of 1 ^A a (íull pjck>9»-temp«r*tíiri ranpe) 1-V noí» margln (ful! p*ckaj>e temp ran^e) 1.6 mA (typ.) C VDS • 0^ V, VDD • 10 U) Bufftr ' • • • • » Tranimlwton lir>« driver High cunent tourc*/»ínk dríver COS/MOS-to-DTL/TTL converter Ditpliy drÍT»f MOS dock drí»or RíBrtof r*etworkdft«f (Uddcrot w«li/itecl R) • Applications: • • • 3.6 mA (IYP.) e VDS • °-s v, VDD Co mpJ e ment Oirtput • Médium curran! »ource and *Ínk c (twoTTLk«di) 3,2 mA (tvp.) e VDS " 0-4 v, VDD - TriM Output • H¡oh airTKit KXHCB »nd w'nk 8 mA (typ.| 6 VDS • 0.5 V, VQD - Features: -66 lo •HSOOC . HWSS1PATION PEHPACKAGE ffjjt: ( . . ' FOH T A - -*0 lo *60°C tf ACKAGE TYPE £ 1 6OO mW FORT A - *60io *BS°C IPACKAGETYPE E,l Drr»tt Ur>«flr n 12 mW/°Cto300 mW - FDRT A - -5Sto *1DO°C{PACKAGE TYPES D, F J .' Wo mW í FORT A - * 100 lo + 12S°CIPACKAGE TYPES O. F] Oe-»tt Lín«»f1y n 13 mW/°Clo700mW DEVICE DISSIPAT1ON PER OUTPUTTRANS1STOR. FORT A - FULLPACKAG£-TEMPERATUHE RANGE 1AUL PACKAGE TYPES) IDO mW INPUT VOLTAGE RANGE. ALL INPUTS -OS lo V0Q *0£ V LEAD TEMPERATURE IDUHING SOL DERING): Atd¡H*neí 1/16 1 1/3?.™:h (1Í9 ± 0.79 mml lfc-ncí« foi 10 i tiu« *365°C (VoH»9«'Hrrtnc«í to V^ 7*trr-ft.f J. . . ; The« lype* iré tupplfed In 1 *-lead hermellc dual-ln-llnfl cenmtc packages (D «nd F sirtflxes), 14-lwd duaWn-llne plástic pack*flc (E&uffix),H-lead cenmíc (tal pnck»p« (K suffix), »nd in chlp lorm (H »uffix|. reihtor-f>etworV: dVívtr for A/D »nd D/A cooveriíon, ii i trantmi«!on-Iir>í dtiver, and ¡n other apolíaílons wherr high no'ne immunliy ind low-power dissípílicxi «re prí- ' nury ocííj?! requírementí, [liAXlMUM RATINGS. Abiolutt-Miximum Wu«: ftAGE-TEMPERATURERArVGE {TnBl RATlNG-TEMPERAJURE RAWGE ITAI: f ACKAGE TYPES D.F.H PACKAGETYPE E SUPPLY-VOLTAGE RAWiE. (VDDI. RCA-CD4CM1A typ" *n quid tme/ imenl bufferi coniístlng oí n- snd ,snr>el uniti havlnfilowchannel r«Í!tance current (soiKang and «nkínsicapas8ity. The CD4041A ¡i Intendtd for u« »i buffet, line dfívef, or COS/MOS-to-TTL |ver. It can be \aetí K »n ultra-lov/ power fcOS/MOS Quad rue/Complement uffer CD4041A Ty A*-ío, MÍ d Contfol al nulos iV1**» "P '° * ! >tt ch«íy>»ti »f( oH. JÍ b^xñ »nd wppty IOV i ctilp D^jM ItypJ • Vrxf-Vss - tul F pulí to [t* outputi. to bf \uin*d on ind corrwct tí* m»log In-, tt *ln»ft vritf¡Ínti>t fatlowíny nnffei. 198- lotm |H íuflli). cefimicliilpíck»BM(l(«ii«l«l."xS]nerilp dLJtl-frclin* p*cV.«t?*i (E tullii), IMcid pichón (DindFiUtlÍMs).16-h*dp1iilic tupplicd [n ]64*i O c«nm>c duil-¡n-IIrM TheCDJC6ie,CWOS!B.«rKlCtMOS3Bit« polt doubW'ityiíw co^ligurition. ch*nr>tU wiiitíi trt tonnrílnJ In « úng)t> E>di ontiol ¡npui H!KU tx« oí i pjir oí inpun. A, B, MXJ C, ird tn inhlbíi Tnpul. plf>ff h*»Íf><) fínrt trpllllt dlflltll BXIlIol i brr xlrcl xr rtf K> ffaf o conditforu ¿xwlil til lypa ucrps a notfd. til l a ucrs a no Vfluo ifio-rn ' Forrnt*imumrttiibít¡lY,non>in*lot)fnt¡ris »nd B, ind in itttilbil InpaU Thf t>vo bim'Y Input ligruli urttct 1 o( 4 pJiti oí diiníwli Th* CW053B Íi • Itiplí 7-dunoíl mullí- TtfTTwW A**? •> •"' CMO&M RECOMMENDED OPEBAT1NG CONDI7IONS ATT A -2S°C HMltu Othtwiw SprafM) o-rw • Ifeilmum Wip«t EurTWii trt 1 KA « 1B V 10QXt*«MÍh» tf¿~c*n amní « 20 V S-. 10-, •ndlB-Vpwwwnie fitina urdir «fl d • Vtr¡ loo q V) >o •rttt* io»lo» rir^>» 20 V pv V); m Utrotíuetorf «»it •V-MÍi o( 3 to 2C V |Vc,D-Vts - 3 to 20 U^lrwl «nw^n f „ (t,Hj Kkiminf noo PA (rrpJ » VDO-VEE - 1* v pltxer h*n'ns two birwy cofiiiol infxiti, A Tw CCWJS2B i i dHtftfitU! 4-chinnel mdtV lo tht oolput. lutind cxi, «nd conrurct tmí o) tht B ínputl B, >nd C, wid KI Inhíbit 'mput. Tht thfw bÍMry liyull irlecl 1 o( B dunrwlt to b» tlr^fe &ch.nr»I mulriT>« CD4051B íuvinj thrw bín*qr contioJ tnputi. A, JfJiibit Inpat tet «r>d V[>D-VEE mpPlY-«*>9' I»n9«, Indipmdwii of «x logic mtt oí Itie control kw quwttrnl pow« o»* Bu firfl VQD.VSS tf controlled by digíal inpuo oí O to S V. Thwt mJtipti>n-eira><nrt»p«lírjnrnnety . nk>f «Sn»h trom -115 V to *4 J V cw vDD- -M-5V. Vjs- a. .nd VEÉ - -i3¿ v. )t«t 45 V u rtqultwJI.- Fot t**mpl«, H , difhnnen «bow 13 V. » VQD'VsS o( il . V c»n tu axiOoftcd; lof VQQ.VEE lew!-! VDD-VSS - 3 v. • VDD.VEE oí i* >° 13 SO V p*»(.-to-píii, cm tx ichWd by di»- . t,| ,Vwl ¿nplitudM o( 4.5 to 20 V |ll ojiretit. : 1ZS n (tyfj e— 16 Hifh OFF r^nwa: chwnl Wk**« of " V^, ¿ruMnpul nny fa VD[Í-VEE - 15 V W lmptd*na tnd «ry tu" DFF ke*k*9< 20 wuofl r w tjlly cwitio)kd «n»k>S twitdiej tuvíng kw b: di^al 3 B 20 V, »fc>f to Wk*.. « ' • AA3 ind D/A cxnwilc» '• • Appfiotiom: RCA-CD40S1B, CD40S2B, *nd CD4053B CD4051B -Súpote 8-Ch«»I CD4052B - Dtfhfwiti»! 4Ch* CD40S38 -Tr^h 2-Chwu»l -Voh Rrt!r>g} COS/MOS Analog Multiple'xers/Demuitiplexers" CD4051B, CD4052B, CD4053B Types .. B-. »£7i<. >.'- • (J)ti "^r j^ii —. i / aio~* 1 ' as o 1 OtUMLl » c. C C c C c¡ 1 L_S . . . . . . . . .,'.-. . - -66 KitlH^: '. ........... , .• ' -40 »-«S"C . . . D«.» t ..... . . . . . . -O.lio'XlV . . . . -4» "> VDO-OÍ V ......... f^ I ~ F*nct***J ¿¿r^n 'afanos i g, r -i- EiO, F, H ..... f E .» ..... . KT A "100io.l35°C^ACK*GtTYfESO.F) rtCC WSSJfAHOM MR DUTnn"TRA«SISTDfl TER DlSStf AT10N f ER f ACfiAGE CD': TO-innENT.ANY ONtmruT .. " ufan ' t-il M Vn •• V tL . -*k>»—• 1. Tjm •ff^'rfi . LTAGERANCE.M.l.lNPUTÍ . . . ...... JMy BHff': i» CD4051B, CD4052B, CD4053B Typea JT_ VDD -5 0 0 0 0 0 0 0 5 18 E 10 Ib E 10 15 R£-20Gkí¡ 5 C L -50pF 10 K,i(- 20 ni 15 -5 0 D 0 0 0 0 0 5 10 Ib 20 - 330 210 B50 5 10 20 100 - - - - - - _ - _ _ _ ±100' - 310 200 BOO S 10 20 100 - 320 !>bO 1300 - - - _ _ - - - - _ ±1000' - - 520 300 1200 150 150 300 300 600 600 3000 3000 - - - - _ - - - - _ _ _ - 400 240 1050 5 10 20 IDO 30 20 60 - - _ ni PF r\ n n MA Fíf.lO — Typ'C'l (ffrttmíc fxmT düilp* tion «. nrítdtíng fr^omer ICD4OS2B}. n. trfitcfiinr fr^jomc^ ¡CD4DSIB). ~ VSS «"d "1" 'VDD- T^1 •™1 VDD- f ADDRESS (d^íul-control 'mputi) w«í ¡NHIBlTlc^t k«h sn: 10 30 15 0.2 30 18 9 5 ±•0.01 ±100' 15 10 5 470 180 125 0.08 0.04 0.04 O.W * Diirrrmned by mínimum íenible k*k»ge mtiturtmeni (w «utomillc leitíns. Piop* gallón Delíy TiíT* {Sígníl lnput lo Ouiput C¡0! Ctp»áianct: Inpul. C¡, Outpui, CQ1 CÜ4Q5] CD4052 CU 4053 Feedlhrough, oirr/iNi MIX. A II Ch*nne\í OFF [Comnnon AnyCh»oo«| OFF M«. OFFChwx*! L*«t*9f Curmt: ¿<on ChangeínOnSttlí Reuttinct (Betiwen Any Two CtwnndiJ r^, Max. o<v tl cv DD Oo-Stite Rei!«*oc* M»x. Quleicenl Devíc* CuTWt. ![)[) "rtRirric VK CON CHTKWS LIMITI rl IndiwW T»m(»r.tur. (°C) Vdim it -55.-t2S.-H2S, «pply to D,F,H f*B CHARAC*DD VWim rt -40,+25,+C, .ppty to E [Agí V|p VEE Unta M (V| M (VJ -*26 -65 -40 *«S Min j Typ. M». SIGKAL INPUTS (V-.) AND OUTFUTS (Vos) ELECTRICAL CHARACTERISTICS CD4051B, CD4052B, CD4053B Types & (V) ±1 - ±1 + 126 - „ — «n-JTyp. +25 . 1.5 Mi*. V Unfo 0 0 0 0 (Any Addresi crlnhioti Input) InhibíMo* Siyiil OUT (Chinnel turoingOFFl Input (Ctunoef leming ON) InMbfHo- '(Ch*nnehON orOFF) S« DtüyTim*;; ' Piop*9>iíon Inpul Curren!, Mrn. ¡nput Híoh Wix. V.lf IB 0 0 0 -5 0 0 0 0 0 0 0 -10 20m 0 0 0 -10 20 n» 0 0 0 0 0 0 0 0 -• 5 10 15 5 5 10 15 5 - - - ~ - - B - - - - - - - - - - _ — - V. - - - - - - - 11 11 - - - - - - _ - 3.5 7 3.5 7 - - E ' 10 15 5 - *•**.•»*' • v m -o,ia. 2 pA on ^1 OFF I|S< VEE-VSS RL-I° kn, CL-SO pp - ikn thru •VDD 5 200 90 70 130 360 160 120 200 360 160 120 225 tttr5 - 7.5 450 210 160 300 720 320 240 400 720 320 240 450 ±0.1 - — A _ 3 X ™*-WT"c imnt — »nr tAwinW OFF, F¡y,}4 —Wtrr forra, ctifnnti baln • NONE ly or by orc *x of bx or -' -_ i X - Don't ore Fif. 13- Trvth r*M»i. 1 1 0 •'. • NONE 3x,3y X 2x.2y Ox, oy \x, iy 1 0 0 7 NONE 0 AwB «C X 1 I 1 0 A INHIB1T CD40638 1 0 0 TESTCIRCUITS ra re re * 0 0 B 0 0 1 6 5 0 1 3 .4 1 0 2 1 0 -ON" CHANHE 0 1 X X X 1 1 0 INHIB1T CO40626 1 0 0 0 D 1 1 0 0 0 B A 0 0 1 1 1 1 1.5 3 4 +BS 0 ±0.1 -40 0 ±0.1 -66 0 5 ID 15 5 10 15 'DO (VI IV] VEE Inpul Low a. CD4061B c 1NPUT STATES INHIBIT CONTROL (ADDRESS or INHIBIT) V C CHARACTERISTIC CONOmONS LJMITI il lrdk*W Twnpmtun t°0 V*)u*i M-^*5,+2G,+12S,^)pty to D,F,H plc| VWuñ *t —40,42E,+AS, ^pty tu E pkf ELECTRICALCKARACTERISTICS (Cont'd) CD4051B, CD4052B, CD4053B Ty 10 5" 10 15 3? 5» VEE • vss. 5 2* TOIog^ü ' v« VEE • vss • (V) IV) 10 (tn) i 6'- 10- i 12 8 CD4051 5" 10 10 v¡, 10* •20iK,Vc- VDD "rf I-)' 55 E 2.5 (Prifcl mV MHí MHi % MHí flff.19 CO4OS1 "JJ U VH CD4052 drl*Y ~ fatlibit ¡npat la irfntl v»tt£*iH — Prcftrpftíon H H K-, oaifiut. fíp. IB — frofoffttion rfeí»y — tódmi ¡nptJt lo tigrul o ouirui cuirui InPin 15. Out Pin 14 lnPln!,Oui Pin 14 e iymrr>eifical about VDD ~ V EE -VssIStjuwfWivt) CO4053 Only Sect'iorw Any 2 6 10 3 Bttween Any 2 Channels Bttfften Me»tufed DO Comrnon Seaíoni Mejiurtd on Any CD4052 Ch*r>nel • Only --40dB Between i VEE-O.VSS-O. tr.tf - 20log VQJ VEE - vss, 8 10 C04053 V0( 11 Common OUT/IM CD4052 20tog^Ti--40dB VOI il Any Ch»nnel VEE • VES, 0.12 0.2 0.3 60 20 V O Í M AnyChjnnel CD4051 X 25 C040S3 TYPtCAL UtfITS VALUÉ UMITS VM «i Common OUT/IN CDÍ052 TESTCONDIT10NS VH VDD RL l¡i - 1 kHz ilne wave # Boih ends oí ch»onel toSignjl Crositílk A dd t en -tr • 1 nhíbíi - Spial Croírtilk, Frequency Feedihroogh F[equetx:y lAII Ch*^ndi OFF) -40-dB THD Tola! Hitmonlc Disiortíon, Cuiofl (-3-dB) Frequency Chaooel ON (SifKWivtlnpuil CHARACTERISTIC ELECTRICAL CHARACTERISTICS (Cont'd) CD4051B, CD4052B, CD4053B"Types 4* "•'" í"í>" eft«w/i Of f. & .-•« íM". CO4Ú63 a-°sl etHOH * oH OMDSJ I7 Fit.J7-OFFcf>tnr>fll* f i "*" I - ... TESTCIRCUITS (Coot'd) 'orí' *^-. i ^*,L E^3^o-w J -t -^ »»i > T 1 CD4061 CD4063 II *> » ti r J. 11 H 1 . ' •-* 1 9 F D D t „ -S< ^V 1 > 4 t _ P P' fít- 31 CO4061 CO4OS3 19 M 11 1 CD4O63 » I 1 3 t 3 * 1 ' 1 1 Ved iuio v,, »u. wtutto tir tlIHEl YUO M — Ounont rirriar currtnt. -4. H- ^4— ^ ny two c/ian/w/i {»!! typet!. -~ f " 1 -v-v-^-^ 4^ 1 . ""W • í • í ft CW U.L trr'CHw «.1 t« 1 0*JJ-<L >,) w« C/rcu/B f/xJ» knmurtlty). • V ^^-T^ -«• r*~jzn ^^^ — ^^ , *^ r- 1 ^CmUL O1*»N(U [., OUWCLÍJ p 10 a 1—v-** a 7 t i —sw-^-l J ,* ^ r^—i t^^^-^^ « y» H * J Fíg. .20 — Infxrt roltfgt )V u J- v«. i* 1 TEST CIRCUITS (Cont'd) CD4051B, CD4052B, CD4053B Ty A-27 índice de Transistores de Efecto de Campo Las siguientes tablas contienen una lista numérica y especificaciones para transistores de efecto de campo. POLAEllt CLAVE IYPF toss X o u < =2 BEFÉIEMCE Mh «A "GSS_ Vis «A Typv JiumUii •AvaiUbb Jiom MuUiroU ' Hf Mi; —— i ViOJ ! iíí*! j ^V/VHiiii ip«alied Idqumcy _ h — H/ K - Irií M - Mili Minmum Gíit Ctfiín (Li«k.y«l i tnnntcita 10 loutc* TyíJt numen i)í rícnininentí«d íepiactiMnl Uf ncjreil tlecincíl íQuiVíhtni .Míximoj» ¡npu! CilMOUnet Mifcn-L-1,1 jní fr'j.u/rii.m r'jrwjic TunudmiiUncc Mimmu niBf»Uf»nVBlagtlS,),ta.|t.d<l,n, e-.nj.i.ar.:) G S - GJ « IQ ¡3 u cu Cíii~ tcrjii^.on nal I peC.'fiS css- GJ e lo woffi, jt;.c emfiícita ¡^ ssc.:í G D - GJ 1 10 úfjín, muice cotint. non .-¡>:l ;«ec Ñ-c üf D( OS- Oí O S X - Di DGO- Fifi! lyiw numbtr un d*ti irwil vtheri U i El A h pe QriEüUcirirwni (urt u locmd. OGS- *oit tt •\'oi« figutein aB or *, Mínimum ind MJtim m Oíim Cuíítni wilfi 5* u {rom drun lo í*!i Mih»uft( opwn 1 i Wllíl di ' M- MUSfET 1 [ Pf la laufu N - n-íti¿nnrl P - p-cr-nn.i @ *VG. ¡ 1 £ '« S=I '«A «Ti'flirJr"' i. YstUí* ¡n lo gjie.ttutu op*n m to 5JH. :uufc* curuitctt C 12 ¡rjrn ni lo tautci, >»U connec^ua ñu: SOTc,f¿cd 11 lo iouf w, cilí OHKO ic tutcfí u itvnnc 0'2 02 0'2 02 i 09 El El 81 otototO'S ot02 í oz 0021 005 r 0052 0052 o; ooo r si 0001 IfiQ irn( !Ef( : irnQ 01 or OC i oc OE i HQ1 HOI i 1 I t WI vi 1 •01 fOt "0 10 '.0 *o ^O1 •«oí 101 101 101 10' I V 0'l HOI ! iüi 10' '10 XO' xc 10 10 50 OC SO OC 01 seo OE sz oí oc sin oc 51 51 OE or OC OE OZ 02 0001 0001 OOF1 DOS? I QOSI 0031 0022 Or OOOc ooor os oooc DE oe OC Oc 5E rt rl rt vi rl rl H rl 51 51 51 5¡ <;i oí si Seo 01 OE ttl seo 01 01 OE OE oe O'E ti Ot 01 OE 09 OE Ot O'E OE 01 Pr OC OC 1 1 ® Se - Ü£ 511 511 0002 0002 0002 0002 0002 0002 0002 0002 ODS2 005Z 0052 0001 0001 0001 0001 OOE 00? 0001 001 ose 052 009 009 009 009 0001 0002 OQS! onoi 001 051 001 05 OS oor no E ooc OOE oor 00 r OOr oor 005 OSf 05* POS! 0001 002 c*v OPf OOf oor OOr OOr I Ors 0?[ 09 OÜSe 01 09 2E SE PEE Olí C002 0001 OOOr 000¿ ooor C05Í 0002 .0001 0005 0022 0001 iat;intn £i ZE 2E J< 1! .A* HP S5h JM oos OC 01 OS HO* el el 002 0009 00$ 1 00001 0052 00001 0005 OMZI OQS£ 00521 OOS£ 00521 0«£ OOS21 005f 00521 005 f OOOE 0051 OOOC 0051 OOE2 0051 0051 OOEZ OOE2 DOS oto i itK|wif ÍT* 4Í letftD'f «1H 000 ODQ QOQ QDQ SQQ SOQ SOQ SDQ SOd SÍMJ SDO OS OS os os OC OE OE OC OE OE oe soa ssa soo OC OE OE OE ooa oíin otOr Ot- SOT SDO 000 000 ODQ OW s^a SSD ssa SSD SSD SSO SSD SSD S50 ODO DDO SOD SOD son SDO soa "rso SDQ S?0 OM oao OM OÍW 0^X1 C^u rrxi PÍO 000 OM ODO ODO coa CM 000 SOD SOD SOD SQD SD PD OQ QD 000 SD Of otor 02 02 02 Oc 02 oe 02 0?. QZ 5£ 52 02 02 0*1 01 01 01 OE DE 5! 51 05 (K 05 05 05 es PS 07 os os 05 02 05 OE OE OE OC 02 02 02 02 OZ 02 ro S'O S'Q SO 51 SI SI 51 SI SI OC OE OE OT OE OE O'S 05 05 OS os O'S 01 01 01 01 01 01 01 01 0 rO rO 500 r,00__ o" 0 so. 01 I0 ro PI (VI 01 O'l Q ufl 0 0 01 OC 01 OC 0' 01 001 OE 01 O'C OM 01 01 01 01 01 01 ot- 8'0 2'0 E'O O'E El El SI SI Ot O'l O'f 51 05 os OC OE OE OE 02 ot OT O'E Ot OT 90 9'0 oe 09 09 09 OS 9'G 52 ro S'O Ql 5000 t'O RO ei 520 01 D'fr 01 01 01 01 O'S 51 0? EO EO £'0 O'l Q'S yn zi 60 50 oí ro sio «ro sroo ? Í I O ?C9 0 02" s'cf" Oí so Do CE Oí OC Ct 9(< Cf) 50 02 oe soo 50'0 un ro 01 ScO 520 01 01 ov or 80 £0 01 c'2 01 S2EO 521 0 eo S90'0 520 0 S'I os O'Z GO co 10 01 os 02 O'l O'l y. )*'" '1PA •(jns *"A »>nj«A iHopiT"J8 Y" OÍXJ| "Dl VTIÍ "W SW S92SHZ OCCEH2 OCEEU2 S92SNZ WrSU.1. UI-5N2 UríN2 i/rt'K r&GEMe r66EH2 23¿5H2 R92SW2 OCCEH2 OEEEN2 OEEEM2 OEEEH2 E^oeBJW YOS2PH2 UZPNZ 150PH2 OEEC'/e ?925H2 t/KMZ S:WNZ Cí^we Esoruw ".fJ]il Mf 02¿Wít GGoram voecríJe Oc2rM2 voe¿rf/2 OKHÍ2 C5029JW C5023JW 022 rH2 ESO?3JH EBOtiJH E&fi.n in íMzuw £6023 IW E5021HS' [ r r r r r r r r r r r r r r r r r r r r r r t r r r r r r r r f r r r r f s í f f r í f í r f r f r r r EGOnJH S5021JW r 592SÍ/2 59 í? «2 r S925»2 r 5925NZ UrSfi2 2ír5M2 r UrSN2 r UrSNZ r r OEEEH2 ocrt«¿ r r OEEEN2 OEEEH2 5ür9«2 r UrSHC E/.rSHc í l¿rSK2 ¿925Hc r S925M2 r OEEEN2 YSOSCS't OCEEH2 r OEEEH2 5925 »2 r ¿9ZSHÍ r 592CM2 ¿929^2 OEEfH2 oeccn: r xj E6023JW ES023JW r*> TJ Y» "m í&:5ne UWN2 UKM2 rf,Q23 JW t-SOHJW rfft¿3JW frBOÍl IH S60J1IW S60:3JW 560HJW UP&H2 E6H23 ¡1',' P'O íí) s.: so veeet-ue iGOrtíe EG023JW -?r01 09 SI 0'9 O'S SI V022fH2 V2221-H2 E66CM2 E66EHZ E66EH2 EG6EN2 •ÍO S'O I_ ío 90 so 01 SI S! 56023JW 022PH2 022fH2 C56EN2 EGSENZ EGGCMe C66EN2 E66EN2 C66CN2 S92SH2 S92SN2 OCCEH2 OEECH2 OEEEÍÍ2 OEEEHZ E6023JW üe/.?ÍJ2 022HJ2 oeefue co ot o: C6023JW 33V383JJ» £ <-> o o 3C n t/1 3C 3C W N N N r! ¿ á á d d ¿ ¿ ¿ d d d H N H H » N ¿ ¿ J ¿ d d d d d ¿ d rl rj lí N N H íí H H H )} H H H N H ÍJ U N íl N d d ¿ ¿ d í) 2SPCN2 8CfC»2 /EfENZ 9EPCHZ Í8EEM2 98ECNZ 5SCCM2 rSEEMZ ESCEH2 2SCEH2 1SEEH2 OSECNe GíEENe BÍEENZ ££CCN2 9ÍCEM2 OÍCEH2 69EEKZ 89ECW2 Í9CCN2 99ECM2 S9EEÍJZ 9EEEHZ SCEEÍÍ2 t-CEEMe ECEEMZ ZECENt 1ECEM2 QECEWZ» G2CEM2 8ZEEHL 8¿2EHZ ££2EH2 CI1EH2 ZIIEH2 Y&BQEU2 G80EH2 VS30CH2 SSOr^r ÍÍOC»¿ 980 W¿ S30EH2 «OSH¿ IÍOEN2 YOÍOCH? 0¿OCNZ V690EH2 690CH2 VP90EH2 S90CN2 «90EMZ /MEHZ V990EN2 990^)2 rrS2H2 Ert2H2 ZrttH2 [pflZN2 reízwe A 029 e N2 S092MZ P092N2 ¿092N2 9092H2 OOSZH2 66P2H2 B6Í2MZ £6t-2N2 V9KZHZ 9SC2K2 ~v O P tr> 3dU d d d d d d d d ¿ ¡ , i i ! i i 2W3453 2N3465 21(3437 21(2352 2N34feO 2H3465 J/04Ó6 ;-/í3574 7N3575 K N /( íí N N N N N P P P P o J J J J REPLACEKENT TiPÍ fOUP.ITl 1 A-29 MIE2095 MFE2Ü94 MFE2093 2M4Z22A 2NJ220A 2HJ220A Mí £209 5 MFE2U95 2H547Í 2H5472 J 1 i i J I J J J P íi U H j 2íl3b35 i.i*i3*í6bA • '(JOB 7 ;í(3¿97 :r,;X' ¿N3S19 ; :»JE:O i 2K332I « ¿^3222 ' «7tf3S?3 H H H íl H P P u P 2H4220A 2N4221 2/(4?20A 2(i422i 2N4220A 2M422I 2 5b7 2KS266 2N5J65 '¡S>'ÍQ 2NÍ265 \ j (i i M H 1 J MPflUB P j í¡!í P Í M íftj'Á&A 2N3334 2/139J5' . ' ¿N39WA 2H3355 2/I3955A 2N3955 2IU966 2N3S63 2N3S68A 2/i3lio9 2NJÜÚ9A •2N39/Q •2ÍI3971 -2N3V93 • 2M3994 : 2N4038 2H4039 2N4CG5 • 21(4066 «•2/M067 • 2N4082 2/iSíbO | S J P!j p 1 i N ¡ N J H J fi J H J N J N J fí J H J 0 J ti J tí J íí J N J /J J N J H J N J N J N J P J P J N M N M P M P M P M N J . MFE30Ü3 2NWoO 2N5460 2.N4221 2M4221A 2M4221A 2M4221A 2N4220A 2N4220A 2M3756 2H3796 2N4352 Icss Uai MU mA *«£:• vliü mA 2N5265 2/)5265 2/15265 2N52G5 t u . .y 2/(3ííí6 2H3756 Mpnoa 2N5-Í60 2N3871 2H3821 2N3323 2N3821 MFE3C03 2M54GO 2N4220 2.N4220 2H4220 2N4220 2N4220 2N4220 2N4220 2H39VO 2N3970 2N3970 2N3993 2H3993 2N3796 2N3796 2N4352 2H4066 2N4066 0.05 0.8 02 0.05 30 0.8 4.0 1.0 02 50 1.0 10 5.0 01 002 0075 0.375 0.2 1.0 0.9 45 30 0025 35 002 10 0.02 20 10 2.5 7.5 2.5 75 10 30 30 1.0 04 1.2 04 12 01 05 01 Oi 1.25 375 05 15 02 05 005 025 0.5 3.0 20 6.0 2.0 20 0.3 15 05 25 10 2.0 4.0 20 0.1 0.25 4H 1 _ HOTt Mu Pf VÍÜ 'ntobttt 1.0 025 4.0 ÍO 025 15 0.25 0.3 10 1.0 10 0.25 0.25 0.5 05 0.5 0.5 05 05 0.5 20 2.5 25 1.0 1.0 0.4 0.4 50 25 5.0 10 2.0 KF @ t Tf. Sofc- MU icript ¿unfaoi *U MFE2093 MFL2093 MFE2093 MFE2093 MFE2093 2114 220 2NJ220 2ÍJ4220 MFE2093 : MÍL2093 MÍF302Q 2H4352 2H3Í97 2N4221A 2NM76 M M M J I J J 1 ¡ 1 i BEFEREaC 2NS471 2N547I 2/Í5471 2N4352 MFE3020 2N4352 21(3796 2N4221 M 3U3&Q9 2H3610 :/iJ631 2N3654 lou 15 15 10 10 1.3 13 5.0 50 5.0 5.0 50 50 50 10 10 5.0 5.0 2.0 2.0 150 75 30 0.1 0.1 004 0.04 004 0.25 025 025 1.0 10 0.6 06 0.6 15 01 01 01 0. 0. 0 0. 0. 0 01 01 0! 0001 O.OÚ1 20 20 01 0.1 05 01 0.1 10 10 025 025 0.1 01 0.1 0.1 0.1 0.1 0 0 G 0. 0. 0. 0.1 0.1 0.1 0. 025' 025' 0.25U* 12* 01 1.5 0.005 00025 0.0025 i.o- 1.3 0.1 50 50 50 50 50 50 50 40 25 25 25 20 20 50 50 50 50 60 50 30 20 30 30 25 20 25 20 50 50 30 50 30 20 20 50 50 50 50 00 50 50 50 50 50 50 30 30 30 30 30 30 30 40 40 40 25 25 15 15 25 25 30 50 DGO DCO DGO DGO DCO DGO OCO DGO DGO DGO GSS GSS GSS GSS 150 500 b.O 600 6.0 ICO 400 1200 5.0 300 900 50 150 600 5.0 2500 10000 6000 13 1500 300 4500 }'¿ 400 1200 15 1200 ¡5 400 100 300 6.0 200 500 6.0 900 S.O 300 1200 3500 55 DSX GS GSS GS GSS GS GSS ¿S GSS GS GS 1400 2000 es as DSX OSA CSS GSS GSS GSS DGS CSS OS DGS GSS CSS GSS GSS GSS GSS GSS GSS GSS GSS GSS CSS DCS DGS GSS OGS GSS DGS GSS DGS DGS DGS GSS CSS DSX DSX GSS GSS OSS 1500 1000 500 1DOO ÍGO 250 900 1SOO 2CÜO 800 1500 3000 3500 2STX) 3000 1/50 1250 1000 750 ifiOO JOCO 6500 5000 J5GO 6500 6500 1000 1000 2000 1500 1500 300 300 1000 1000 1000 1000 1000 1000 1000 2400 5000 1600 1600 1400 1400 950 950 2400 2400 2000 2000 1450 1450 6000 4000 12000 10000 7500 7500 500 900 6.0 4.0 4.0 5.0 50 30 3.0 3.0 75 40 40 2500 4 0 40 2COO 4 0 ¡500 ¿U 20 4.0 40 •40 4.0 40 4.0 50 50 1! 30 32 60 60 60 6.0 40 32 9.0 13 12 70 70 4.0 40 40 40 40 4U 4.0 6.0 50 50 5.0 50 50 5.0 25 25 25 16 16 05 05 0.5 0.5 0.5 05 15' 05 02' 0?" IOOH lOOH 10ÜH i i ora i . 40 J.O 50 5.0 2.5 10H ICH |iX)M ¡ 30 2") 7.0 ?0 0.5 Ü.5 05 05 05 05 0.5 1.0* !OV IOOH 10QH IOOH 1DOH IOOH IOOH IOOH IOOH 100H 15 IOOH 1.5 IOOH 1.5 IOOH JDtHl 1 ¡Dual ¡Dual 'Dual Dual Dtul Dual DUJ! Ojal 45 2500 300 7.0 70 7.0 Dual j 2I<4¿68 2I<4Ü¿8A 2IJ4869 2ÍI48S9A 2H4S8I 2/iJá32 2N4883 2H4W14 2N4M5 2li4U)S 2N497/ 2M57S 2H4Ü79 2N5018 ; 2N5019 2N5Q20 2X5021 7N5033 2N504b ¡ 2WS046 1 2N5W7 2N50/1Í ¿/¿5I03 ¡«0 104 ?t.b!05 7lf5Í"ÍJ 2N5II5 2H4II6 2íi5I53 71(5159 TN&ÍÓ3 2h5iyG 2Nbl97 2«5ig8 ?fl5199 ?N5?45 2/<5246 2H5247 2MS248 «¿NS2S5 • 2H52B6 »2N526? w2H5263 -2115269 •-21I5270 2H5277 2H5278 »2N5358 w2N5359 -2fi53EQ «2N5361 *2N5362 *2fibJ63 «2N5364 2N5391 2H5392 2Í(53S3 2K5394 2N5395 21(5396 2N5397 2N5393 2N5432 2N5433 2/J5434 2N5452 2N5453 2N545J »2N5457 *2H5458 XWY1W HPE N N N N N N N N H N .N H H P PP P ? N N H N N » N P P P N H H N N N N H N K N P P P r P P N N N N N N N ti H H H H ti H N N N H 11 ti tí H H N N ae o o J ¡ J J J J J J J J J J J J J J J J J J •J I J J ] J 1 i i i 1 i J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J J RtPLACCMCNí A- 30 2N4220A 2N4220A 2H422U 2N4221A 2N3365 2N33ÓS 2N3365 2N3365 2N3355 2N3365 MFE2009 MFE200S MFE2007 2N3993 2N3993 2N52b5 2NK66 2W5J65 2H-W16 2ÍÍ362J 2H3S23 2H3873 2H3S93 2líJVi3 2N3993 Mít20l2 MÍF20I2 MPF102 MMF1 2N54E6 2MWS5 ?fi>i86 MPFI02 2H3822 2(6354 2N5358 2Nb360 2H5360 2N5361 2N53G2 2H5362 MFE2001 MFE2001 MFE2012 MFE2012 MFE2Ü12 Ion REFEBEHC MU nA tul KA IGSÍ IOGO aA EUutdewB Ytltnt VIMI V>iU MU iatpt Hfflhíi Sult- *a 2M4220 2ÍM220 2NJ22Ü 2N4220 2N3365 2N3365 27J3365 2N3365 2W3365 2N3365 MÍE2007 MFE2007 MfE2C07 2H3993 2H3993 2NS265 2N5Í6S 2.N52Ó5 2H4416 2N38^3 2«3av3 ?N3S23 2NW9J JN-JH93 JN3í)y3 MÍC2D10 1.0 1.0 25 2.5 0.4 15 01 I.S 0.4 15 50 15 7.5 lú 50 03 10 03 05 05 05 40 10 20 50 Jü 15 50 2NS4S4 2ííb4Ü4 21 (5-1 34 MPÍ102 2Nb2ti5 2N5265 2ÍJ526Í1 2N5265 2(Jb265 ¿«5265 2H382I 2»53í)3 2«íi3S8 2M535B 2H5358 2N5353 2N5358 2NÍ353 2NH58 2N5358 2N5358 2N5358 2N5358 2N5358 2H5353 MFE2000 MFE2000 MFE2012 MFE2D12 MFE2012 2HM57 2/Í5457 ¡0 u; 07 07 07 5.0 15 SO 40 0.5 08 1.5 25 40 70 25 10 05 03 15 2b 4.0 70 90 05 1.0 2.5 4.0 5.5 7.5 10 50 150 100 30 05 0.5 05 1.0 2.0 t$ Uu M«ft4l 9f 13 *r viü r ¡1 NOTE 'nmli ai 3.0 30 /.5 7,5 20 7,5 20 7.5 2,0 75 1. 2 35 35 8.0 30 80 /5 30 b.O 15 9¿ 60 25 wa?uio MPi 102 MMF 1 *r @ t !(, 40 70 70 7.0 70 15 7.0 24 20 1,0 16 3.0 5.0 2,0 no 12,5 25 1,0 1.6 30 5,0 8.0 14 13 1.5 3.0 4.5 6.0 8.0 10 30 40 5.0 5.0 5.0 50 2.0 025 025 0.25 025 2.0 2.0 10 1.0 1.0 i.o 0.5 05 0.5 2.0 20 1,0 1U 10 025 Oi-5 025 025 0! 01 01 fli 40 40 40 40 100 too 100 100 75 75 JO 30 30 30 30 25 25 20 1000 1000 1300 1300 3000 3000 41)00 ÍOOO 1COO 5000 25 25 25 25 15 15 15 15 15 15 35 35 35 45 45 25 25 25 10 1.0 1.0 1.0 10» ItA l.Ok l.Ok 2.0 1.0. 30 15 1.5 !5 20GM 10011 IOOH 100H 1.0 1.0 1.0 1.0 2.0 IOOH lOOri IOOH IOOH 100M 2.5 2.5 2.5 2.5 2.5 2.5 3.0 3.0 2.5 2.5 2.5 2.5 2.5 2.5 2.5 10 1.0 1.0 1.0 1.0 1.0 3.5 1COH IOOH IOOH IOOH 1COH ICOH IOV l.Ok IOOH IOOH IOOH IOOH IOOH IOÚM IOOH IOOH IOOH IOOH IOOH 100H IOOH 450M 30 •0 30 25 ?b :s 30 «5 Ji) O'j JO 10 40 40 ¡0 10 "5" 00?b 10 50 OU25 0025 50 0025 bO 10 1.0 I.O b.O 2,0 20 2.0 2.0 2.0 20 50 50 0.1 0. 0. 0. 0 0. 0 02 02 0.2 0.2 0.2 0.2 0.1 0.1 0.2 0.2 0,2 0.1 0.1 0.1 1.0 1.0 GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS GSS i,SS GSS USS CSS J500 2UOO 3500 *000 ICúOO 2000 1000 1000 1000 ICUtf 4500 3000 4500 3500 9üO 1000 1500 2000 2200 2500 2000 3UGO 1000 1200 ¡400 1500 ?(JOO 2500 27CO 1500 2UGQ 3000 4000 4500 4500 6000 5500 4000 40ÜO 4000 4000 7500 6000 8000 6500 2700 30ÜO 3500 4ÜW 4500 5000 5000 6000 3000 36CO J200 J500 5500 ÓÚOO 5500 4500 6000 6500 7DOG 7000 7500 0000 0000 ¡000 1000 1000 1000 1500 3000 3000 3000 5000 5500 0000 31)00 ;5<M css GSS GSS GSS C.SS GSS CSS GSS GSS 30 GSS JO JO GSS 30 GSS GSS 60 GSS 60 GSS 60 GSS 60 CU CSS SO GSS IbO GSS 150 CSS 40 GSS 40 . GSS 40 GSS GSS 40 40 GSS GSS 40 40 GSS 70 GSS 70 GSS 70 CSS GSS 70 GSS 70 GSS 70 GSS 25 GSS 25 GSS 25 GSS 25 GSS 25 GSS 50 50 GSS 50 GSS GSS 25 GSS 25 soco ao 00 50 50 50 ?5 25 25 50 50 12 60 60 60 60 J5 45 J5 60 70 7.0 70 70 7.0 70 25 25 50 60 60 6.0 50 6.0 60 13 13 13 13 13 13 5.0 5.5 30 30 30 ,4.0 U.O M.O 70 7.0 02* 0202* l.Ok' l.OV l.Ok - Jl «2 5"! 5! "• Ui QC ac u, o 5"a j LJ Q- . UISYlGd '1S.VOO «»»««, _o ai E H .< Jj í -c L7 * 5tK! © ni"n ca se 2 o to c^ o ea ca p S oo ca ca o fV. 00 — O CJ C3 a. c-n. o-a. 0 0 <O — r— — r-. «O -. i— -^-T K Kf * * — 3 3 3 3 3 ' — S222S LO LO trt t/1 o ca o — — -T "T -T CN M UfJU tjej til LO 1XÍ flCO I/l C-lfO ooo oo Tlrt LO O O OO .rt s o * k * -* k í/» t/1 3 O CJ CJ 0 O OO O O O IO LO 3 CJ o o o k (** O* C-J C-í CS oa ca o o c: -i i?i -i •ft ¿~ O 2SSSS i/l tn 1/1 í/i i/j OOOOU Vi LO C/lt/l t^l -r i/l LO r-. to — C-J t-4 fvj [\ " •" Z 0 0 00 Q S^'^í^ o.o.o.a.0. ..zz^z Z Z Z Z 0000 ISSSS o cao o tí o o o o o O o o CJ cj t-i -ir -i -i «• •r ir *r -í -i /l i/l trt to ul o o o o o 3 22 2 e uioo ca o o Sea 3 o <3 O O CJ O 5 3 g c? Q -O CN iTl 1/1 f>J C-J (VI ¡vi ~A LO O O CJ CJ 0 0 00 0 O (NJ— _ — — CNJ CN CN r-í r^ ooo So o o o o §§§§§ ----- 3 3S 3 CJ CJ O 1-1 oo o oo O ü? i/l tC -Is zz '^S ZZZZ3 Csj r>j rw fj CN * ít <M CJ tN fM C1 C-J fJ CN CW t^ íünSíní? t/j — LO IO LO(/1 C/l C/l [/) t/1l/l u- s ÍT. LT: r*l ca' e^ oj cv CM fv ZZZZZ z z zzz Z2:z zz 111 C/í O C3 O . (SJ — -» O 1 o oooo n CD CJ O O O SSSS3 XI ííí (/> t/) u ooo o t • • Sl§ 7Í7 ** ZZZZZ ZZ^^-J- Z fsl rs^ fvj (^j r.; r-i- OQ c> "1 p ZZZ r>i C^J [vj i/l ss s -- — 0 p o O o Q Lrt OOOOC3 ca o o' 2SS5S o ca 1/1 LO o p p o p p o p p p p ^ 2 ?I C-J ?J i/j p CJ ca ea CJoca es o o ca CJ o ca" o ^ ^ O CJ _-™ — ^LO Q O O p p tsjt-j ri r-i ~" "™ r-t r~¿ r-^ 1/1 i/i Lfi cj CD o ca o ca CJ o o O LO WJ LO LO (TÍ o o ooop yi LO LO c/i t/i t/l ca 2 S 2 S 8 OJ = O Q CJ 0 es (/) LO t/) I/) LO <^ t/1 LO [/)(/> OUOO O oo §§ 0 0 p C3 O n_ o- o.| 1| | OOLO^-n á 3^ O O O O CJ O CJ O td CJCJ O O O O . 1— (NLO 5 Z Z ^ Z Z Z ^ Z Z ^ Z Z Z Z Z ZZ ZZZ Z Z Z Z Z Z31^^ W 00™CT Sin o rj EN ca o $$$ o o o o o o o CJ o o B. IV. CL. — \nuio — „„„„_, 2?1QS LO trt ÍSi LO t/1(/I lf¡ O O C3 3 LD g fl LO LO l£ ogg S^sss SóS íq su- ca «r J isg§l §§isi f -~ — LO ID L.I CJ o o es o CJ oca p 3 ó ca 3 X n: :c x T. T: 3: -c x P ca ca cJ CJ o cj ca cj o ca 3 oo 3 o o ca o ca o ¿joao¿i o o oo o* ca ca o o oo oo o SSSS3 ^^o.ZZ = a. a. 0.0. iSill O OO «3O gssaS 3 o CJ o £ag O O CJ O O pot? o o o CJ o o o áo.o|¡ | p p o Cl o OOS O ~— — Breafcdown ./nn-noo o o oo o O OO CJ 0 Volugí t-Jt^CNCN,r. ÍMtvjí^.M^ o oo o S°So2 3 O O OO n t/i LO LO cxi o tj oo o tn O 10 ia LD •I T -r -T -a •r T -T -r «a Q- Q_ Q- Oí CS — POi-1 Z £5pSS °SS°5 ' iri th *~* iri p oooo 1/1 o o ca o LO 1,1l/l t/1 LO LOlíl LO LO LO J O O OO 3 o -o o ca 3 O 0 oO o ea es o o o o o oí oí ppooo o p p o es 000.00 Ln^LOLn^i £££3 ~ S 0 00 l i l iS " OQO¿3 A- 32 ANEXO 3: Formas de onda de voltaje en función del tiempo obtenidas en el osciloscopio a partir del EPAT. a) Señales de Entrada a los canales A y B del Osciloscopio de Rayos Catódicos, para el transistor 3 904. gttiaaa^ A- 33 b) Señales de Entrada a los canales Ay B del Osciloscopio de Rayos Catódicos, para elJPET2N4857. •ffiaiffijaffiMffiiarfiiiSHHéjgSBjBii j|j|gMia|gj ^ r A- 34 c) Señales de Entrada a los canales A y B del Osciloscopio de Rayos Catódicos, para el JFETECG460. BIBLIOGRAFÍA Y REFERENCIAS 1. BOYLESTAD, Robert y NASHELSKY, Louis, "Electrónica Teoría de C/>c////as-.",Prentice Hall, México 1989. 2. SAVANT, C., RODEN, Martin, CARPENTER; Gordon, "Diseño Electrónico", Addison-Wesley, Wilmington 1992. 3. LÓPEZ, David, "Biblioteca Básica Electrónica"^ tomo 9, Nueva Lente, Canarias 1986. 4. NATIONAL SEMICONDUCTORS, "Linear Applications HandbooK\a Clara California, 1982. 5. SERRANO, Carlos, "Grafízador de características de Transistores en Emisor Comürí\, Quito 1973. 6. TEKTRONIX, "STICNTrace Curves. User's Giiide'\, USA, 1979. 7. MOTOROLA SEMICONDUCTOR PRODUCTS, "The Semiconductor Data Ubran¿\ Edición, USA 1973. 8. BEERENS, A. C. J, KERKHOFS, "775 Experimentos con el Osciloscopio", 2 Edición, Paraninfo, Madrid, 1981. 9. ORAEME, Jerald, TOBEY, Gene, HUELSMAN, Laurence, "Application of Operatíonal Tokyo,1973. Ámplifters: Third Generation Techniquetf\. Graw-Hill, 10. NATIONAL SEMICONDUCTOR, "Linear Daiaboo!¿\l Semiconductor, Santa Clara California, 1982. 11. HELFRICK, Albert, COOPER, Wiliam, "Instrumentación Electrónica Moderna y Técnicas de Med¡ciórí\l Hispanoamericana, México 1990.