Download Metodologías de Diseño de Sistemas Digitales

Document related concepts
no text concepts found
Transcript
Metodologías de Diseño de Sistemas Digitales
Profesor: Dr. Andoni Irízar Picón
Número de créditos: 3
Objetivos
ƒ
ƒ
ƒ
ƒ
Conocer la tecnología CMOS (en la cual se fabrican un gran porcentaje de los chips) y como
se obtienen circuitos lógicos en esta tecnología
Entender el escalamiento de las tecnologías CMOS y sus implicaciones
Alcanzar una comprensión de las metodologías de diseño digital y su problemática
Reconocer los principales contribuyentes al consumo de los circuitos digitales CMOS y como
reducirlos.
Programa
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
Historia de los circuitos integrados (CI)
Ley de Moore: Escalamiento de los CI
Circuitos CMOS para VLSI
o Transistor nMOS
o Tecnología CMOS
Circuitos Lógicos en Tecnología CMOS
o Puertas Lógicas
o Transmisión Gates
o Circuitos Secuenciales
o Diseño Síncrono
Diseño de Circuitos VLSI
o Historia del diseño de circuitos digitales
o Metodología Tradicional de diseño
ƒ Herramientas de diseño
ƒ Opciones de Diseño (ASIC, FPGA)
ƒ Problema del “Design Gap”
o Nuevas Metodologías de Diseño
ƒ Diseño basado en SOC (System On Chip)
ƒ Design & Reuse (IP)
ƒ Modelado de Alto Nivel (SystemC)
Consumo de los Circuitos VLSI
o Necesidad de reducción del consumo de los CI
o Efecto del escalado de la tecnología en el consumo
o Consumo de potencia en una puerta CMOS
ƒ Consumo Estático
• Conducción sub-umbral
ƒ Consumo Dinámico
• Potencia de cortocircuito
• Cargas capacitivas
o Reducción del consumo en los CI CMOS
ƒ Reducción Tensión de Alimentación
ƒ Reducción de la Carga Capacitiva total
ƒ Reducción de la actividad conmutadora
ƒ Reducción de la frecuencia de reloj
ƒ Otros modos de lógica CMOS
• Complementary Pass Transistor Logic (CPL)
• Double Pass Transistor Logic (DPL)
ƒ
• Single-Ended Pass Transistor Logic (SPL)
Otras Técnicas de Reducción del consumo
Metodología
1. Clases impartidas en aula.
2. Realización de un trabajo en equipo (2 personas máximo) sobre alguno de los temas del
curso.
Criterios y procedimientos de evaluación
Exposición del trabajo realizado y evaluación del mismo.
Bibliografía
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
ƒ
N. Weste, K. Eshraghian, “Principles of CMOS VLSI Design”, Addison-Wesley Publishing
Company, 1993.
D. A. Pucknell, K. Eshraghian, “Basic VLSI Design”, Prentice-Hall 1994
R.L. Geiger, P.E. Allen, N.R. Strader, “VLSI Design Techniques for Analog and Digital
Circuits”, McGraw-Hill International Editions, 1990
S.M. Sze, “VLSI Technology”, McGraw-Hill International Editions, 1988
G.K. Yeap, “Practical Low Power Digital VLSI Design”, Kluwer Academic Publishers,
1998
A. Bellaouar, M.I. Elmasry, “Low Power Digital VLSI Design: Circuits & Systems”, Kluwer
Academic Publishers, 1995
J.M. Rabaey, M Pedram, “Low Power Design Methodologies”, Kluwer Academic
Publishers, 1996
W. F. Lee, “VHDL Coding and Logic Synthesis with Synopsys”, Academic Press, 2000.
L. Teres, Y. Torroja, S. Olcoz, E. Villar, “VHDL: Lenguaje Estándar de Diseño
Electrónico”, McGraw-Hill 1998
Functional Specification for SystemC 2.0, http:/www.systemc.org