Download Anexo I: Familias lógicas: Compatibilidad y adaptación de niveles

Interfaz para el uso de microcontroladores de bajo
coste con instrumentación de control estándar
Memoria de Cálculo
Anexo I: Familias lógicas: Compatibilidad y
adaptación de niveles lógicos
1. Introducción
La correcta elección de las familia lógicas empleadas en nuestro proyecto es un aspecto
crítico y depende de la aplicación de cada integrado. Las puertas lógicas son circuitos
electrónicos formados por transistores en conmutación, y en consecuencia, tanto las
entradas como las salidas serán señales continuas, que pueden tomar en principio,
cualquier valor entre las tensiones de alimentación y tierra.
Las características eléctricas de los circuitos lógicos dependen fuertemente de la
tecnología de fabricación de las mismas, por lo que se agrupan en familias lógicas según
su constitución. Dentro de estas familias, el comportamiento de los diversos circuitos será
similar, en lo que se refiere a sus características estáticas (tensiones e intensidades de
entrada y salida, así como de alimentación) y a sus características dinámicas (retardo de
propagación).
En la actualidad existen alrededor de 30 familias lógicas diferentes, por lo cual es
complicado en principio la selección de la tecnología adecuada.
Figura 155: Evolución de las familias lógicas
José María Fernández Olmo
Versión: 2.00
Página 142 de 245
Fecha de Actualización: 27/12/2012
Interfaz para el uso de microcontroladores de bajo
coste con instrumentación de control estándar
Memoria de Cálculo
En la práctica, las siguientes familias (aunque bastante antiguas), son las más populares y
se encuentran disponibles en el mercado:
•
Familia LS: Puertas realizadas con tecnología TTL, con transistores Schottky de bajo
consumo. Han sido muy empleadas pero se encuentran muy obsoletas.
•
Familia HC: Puertas con tecnología CMOS, de gran capacidad de carga a la salida, pero
con niveles lógicos que la hacen incompatible con circuitos TTL. Al igual que la familia
LS, está ya muy desfasada.
•
Familia HCT: Revisión de la familia HC pero que la dota de compatibilidad con los
niveles de tensión TTL.
Como ya hemos comentado, estas familias son las únicas disponibles en el mercado local y
se encuentran desfasadas por nuevas familias como LV, LVC o LVT, más rápidas y capaces
de funcionar con tensiones de hasta 1,8V. Sin embargo, las familias disponibles en el
mercado local cubren de sobra las necesidades de nuestro diseño, y siempre sería posible
realizar una sustitución a una familia más actual con el simple cambio de los integrados,
ya que son compatibles los encapsulados pin a pin.
2. Características
2.1.Tensiones de alimentación
Las familias TTL siempre han tenido mayor velocidad frente a las familias CMOS
tradicionales. Sin embargo, la familia HC tiene velocidades de conmutación muy
similares a la familia LS (entorno los 25 Mhz). Por ello, los retrasos introducidos en las
transmisión de las señales son insignifacantes, con tiempos de propagación del orden
de nanosegundos.
2.2. Rangos de alimentación
Por otro lado, la familias HC presenta amplios márgenes de alimentación (entre 3 y 6
V) mientras que la familia LS solo se puede alimentar a 5V. Esto provoca que en
sistemas donde la lógica vaya a 3V haya que recurrir a la familia HC.
2.3. Niveles lógicos y margen de ruido
Los niveles lógicos de tensión a la entrada y salida son distintos, de forma que las
familias CMOS tienen un mayor margen de ruido, lo cual es una buena característica
para los entornos industriales.
José María Fernández Olmo
Versión: 2.00
Página 143 de 245
Fecha de Actualización: 27/12/2012
Interfaz para el uso de microcontroladores de bajo
coste con instrumentación de control estándar
Memoria de Cálculo
Figura 156: Comparación márgenes de ruido TTL y CMOS
Se observa como una puerta CMOS se pueda conectar a una puerta TTL, pero no en
caso contrario, debido a que el nivel de tensión de salida mínimo TTL (V OH min) está por
debajo del nivel de tensión de entrada mínimo CMOS (V IH min). Por ello, existe la familia
HCT, de características CMOS pero con niveles de entrada compatibles con TTL y que
más adelante justificaremos el empleo de diversas puertas de esta familia en nuestro
proyecto.
2.4. Corrientes de entrada/salida y fan-out
Otro aspecto fundamental que se debe tener en cuenta es la corriente máxima que
proporciona o absorbe una puerta lógica. Estas características son especialmente
importantes cuando la tecnología de los componentes es TTL, dado que se utilizan
transistores bipolares y es necesario asegurar el estado de saturación o corte de los
mismos. Dependiendo de la relación entre las intensidades máximas de salida y de
entrada, podremos conectar más o menos circuitos a la salida de una cierta puerta
lógica. Este número máximo de circuitos que puedo conectar en paralelo a la salida de
una puerta se denomina Fan-Out.
Aquí las familias CMOS presentan una gran ventaja, gracias a la poca corriente de
entrada de sus puertas (1 μA), lo que provoca que el fan-out sea muy elevado y se
encuentre prácticamente limitado por efectos capacitivos parásitos. Por contra, las
José María Fernández Olmo
Versión: 2.00
Página 144 de 245
Fecha de Actualización: 27/12/2012
Interfaz para el uso de microcontroladores de bajo
coste con instrumentación de control estándar
Memoria de Cálculo
familias TTL suelen disponer de una capacidad de salida de 10 puertas, debido a que
la corriente de entrada es mucho mayor.
2.5. Precio
Por último, el precio de ambas familias es muy similar.
3. Adaptación de niveles lógicos
En nuestro sistema, por tanto, recurriremos siempre a emplear integrados de la familia HC:
•
Amplio margen de alimentación
•
Mayor margen de ruido
•
Mayor fan-out, esencial para nuestro bus de datos en el que para cada línea puede
tener conectada hasta 15 puertas conectadas en paralelo.
•
Gran disponibilidad
•
Son compatibles con las entradas y salidas de los microcontroladores, que trabajan
con rangos similares a CMOS.
A partir de aquí describiremos diversas posibilidades para realizar la adaptación de niveles
lógicos de 3V a 5V y viceversa.
3.1. 3V a 5V
Las puertas CMOS a 3V no son compatibles con las puertas CMOS a 5V.
Por lo tanto, para estos casos recurriremos a la familia HCT:
Figura 157: Incompatibilidad niveles lógicos CMOS 3V y CMOS 5V
José María Fernández Olmo
Versión: 2.00
Página 145 de 245
Fecha de Actualización: 27/12/2012
Interfaz para el uso de microcontroladores de bajo
coste con instrumentación de control estándar
Memoria de Cálculo
Figura 158: Puerta CMOS 3C y puerta HCT
3.2. 5V a 3V
En principio, los niveles lógicos son compatibles. El problema surge debido a que si
atacamos la entrada de una puerta con una tensión por encima del nivel de
alimentación, se puede destruir.
Se han evaluado diversas soluciones a este problema:
•
Divisor de resistencias:
Se trata de un montaje muy económico y simple, pero debido al efecto de las
capacidades parásitas de las líneas y de las puertas produce una grave
distorsión de la señal a elevadas frecuencias.
•
Diodo Shottky
Cuando a la entrada diponemos de una tensión de 5V (nivel alto), el diodo se
encuentra en polarización inversa y a la salida tendremos 3V (nivel alto). Por
contra, cuando a la entrada tenemos 0V, el diodo se polariza, dejando el paso
de la corriente a través de la resistencia de pull-up, por l o que a la salida
tendremos el valor de la caída de tensión que se produce en el diodo. El uso de
diodos Shottky se justifica por su alta velocidad de conmutación y su baja caída
de tensión en conducción respecto a diodos de silicio normales. Sin embargo,
no se consiguen tasas de transferencia mayores a 1 Mhz.
•
También muchos fabricantes tienen circuitos dedicados a la conversión de
niveles lógicos, pero al no disponer de ellos en el mercado local, nos ha llevado
a rechazar esta alternativa.
José María Fernández Olmo
Versión: 2.00
Página 146 de 245
Fecha de Actualización: 27/12/2012
Interfaz para el uso de microcontroladores de bajo
coste con instrumentación de control estándar
Memoria de Cálculo
•
Empleo de un buffer de colector abierto. De esta forma, conectando una
resistencia desde el colector a la alimentación de 3V, obtendremos una salida
compatible. Presenta el inconveniente de que requiere el uso de un integrado
adicional, lo cual supone emplear mayor espacio en el diseño de las tarjetas,
pero garantiza el correcto funcionamiento y es por ello nuestra opción
empleada a largo de todo el proyecto. En concreto emplearemos el buffer
74LS07, por ser el único disponible. El valor de la resistencia de colector debe
ser lo suficiente pequeña para garantizar la saturación del transistor interno
que consituye puerta y por tanto limita la velocidad de conmutación. Se ha
comprobado experimentalmente que con valores de 1 KΩ se obtiene un buen
comportamiento a alta frecuencia.
Figura 159: Soluciones para adaptar niveles lógicos
José María Fernández Olmo
Versión: 2.00
Página 147 de 245
Fecha de Actualización: 27/12/2012