Download Sistemas Digitales I - Sistemas Digitales UIS

UNIVERSIDAD INDUSTRIAL DE SANTANDER
Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones
Sistemas Digitales I
Taller No 1:Sistemas Numéricos, Algebra de Boole y Funciones Lógicas
Profesor:
Carlos A. Fajardo
Bucaramanga, Colombia
(Actualizado Mayo de 2016)
Sección 1: Representación digitales de los datos.
1. Realice las siguientes conversiones:
a. 100,1562510 a Binario punto fijo con el mínimo de bits posible.
b. -1210 a Complemento a 2 con 5 bits
c. 9172 a BCD
2. Realice las siguientes operaciones en la base indicada, mostrando claramente los acarreos:
a.
b.
c.
d.
e.
4356 +255 6
2234 + 3324
1328 +276 8
2637 + 5627
A26B12 + 5AAB12
3. Encuentre, si es posible, el valor de la base x en la que se encuentra escrito el siguiente número (x es
número entero positivo):
a. 321x = 2125
b. 198x = 4447
4. Realice las operaciones indicadas en complemento a 2 con 6 bits. (Sugerencia: primero escriba los
números en complemento a 2 y luego realice las operaciones).
a. -1010 + 3010
b. -1A16+ 1216
5. Realice las operaciones indicadas en complemento a 2 con 6 bits (Los 6 bits .
a. -2.2510 + 2.510
b. -3.14 + 2.24
6. Determine el rango de valores numéricos que pueden escribirse con 8 bits si el número está escrito en:
a. Complemento a 2
b. BCD
7. Determine el rango de valores numéricos que pueden escribirse con 16 bits si el número está escrito en:
a. Complemento a 2
b. BCD
2
Universidad Industrial de Santander
Sección 2: Algebra de Boole y Funciones Lógicas
8. Diseñe un circuito SOP, empleando el menor número de compuertas AND, OR y NOT. La entrada al circuito
es un número de 4 bits en BCD. La salida del circuito debe indicar si el número es divisible entre 3.
9. Diseñe un circuito SOP, empleando el menor número de compuertas AND, OR y NOT, cuya entrada sea un
número de 3 bits en complemento a 2 y su salida sea su correspondiente representación en magnitud y
signo.
10. Usando mapas de Karnaugh encuentre la mínima expresión POS (Producto de Sumas) de la función F.
F( A, B ,C , D )   m (0,1,5,7,13,15)
11. Usando mapas de Karnaugh encuentre la mínima expresión SOP (suma de productos) de la función F.
Donde d, son condiciones no importa (don’t care).
F( A, B ,C , D )   m (0,1,2)  d (3,8,9,10,11,12)
12. Implemente la siguiente función boolena con el mínimo posible de compuertas AND, OR y NOT.
̅ + 𝑨𝑩𝑪 + 𝑨
̅ 𝑪 + 𝑨𝑩
̅𝑪
̅𝑩
̅𝑪
𝐹(𝐴,𝐵,𝐶) = 𝑨𝑩
13. Implemente la siguiente función boolena con el mínimo posible de compuertas AND, OR y NOT.
̅𝑪
𝐹(𝐴,𝐵,𝐶) = 𝑨 𝑥𝑜𝑟 𝑪 + 𝑨𝑩 + 𝑨𝑩
14. Usando mapas de Karnaugh encuentre la mínima expresión POS (Producto de Sumas) de la función F.
Donde d, son condiciones no importa (don’t care).
F( A, B ,C , D )   m (5,7,13,15)  d (0,4,8,12)
15. Usando mapas de Karnaugh encuentre la mínima expresión POS (Producto de Sumas) de la función F.
F( A, B ,C , D, E )   m (0,2,5,7,13,15,21,23,29,31)
16. Usando mapas de Karnaugh encuentre la mínima expresión POS (Producto de Sumas) de la función F.
Donde d, son condiciones no importa (don’t care).
𝐹(𝐴,𝐵,𝐶,𝐷,𝐸) = ∑ (0,2,8,11,13,14,15,27) + ∑ (10,16,18,24,26,30)
𝑚
𝑑
17. Diseñe un circuito POS, empleando el menor número de compuertas AND, OR y NOT, cuya entrada es un
número par de 5 bits (es decir, a la entrada sólo se van a presentar números pares). La salida de dicho
circuito deber ser 1 si el número es mayor o igual 12 y menor a 28. (La función Booleana es suficiente
como respuesta)
3
Universidad Industrial de Santander
18. Implemente la siguiente función boolena con el mínimo posible de compuertas AND, OR y NOT. Debe
contemplar tanto la versión POS como SOP.
̅ 𝑪𝑫
̅ + ̅̅̅̅̅̅̅̅̅̅
𝐹(𝐴,𝐵,𝐶,𝐷) = 𝑨 𝑥𝑜𝑟 𝑪 + 𝑨𝑩𝑪𝑫 + 𝑨𝑩
𝑨 𝑥𝑜𝑟 𝑫
19. Diseñe un decodificador de 2 a 4 de lógica negada con enable activo en bajo. El diseño debe utilizar el
mínimo posible de compuertas lógicas AND, OR y NOT.
20. Diseñe un comparador de dos números de tres bits cada uno, el cual debe indicar si los dos números son
iguales. (La salida debe ser 1 si A y B son iguales y 0 si son diferentes). Ver figura 1.
Figura 1: Comparador de igualdad
21. Diseñe un comparador de dos números de tres bits cada uno, el cual debe indicar si un número es mayor
(La salida F debe ser 1 si A es mayor que B o 0 si es menor o igual, ver figura 2).
Figura 2: Comparador Mayor que.
22. Diseñe un multiplexor de 2 a 1, usando únicamente compuertas NOR. Su diseño debe contener el mínimo
posible de compuertas NOR.
23. El display de 7 segmentos de la figura 3, requiere un nivel BAJO para encender cada segmento (ánodo
común). Diseñar un circuito POS con el mínimo de compuertas posibles cuya entrada sea un número en
BCD y la salida sea la lógica del segmento B.
Figura 3: Display de 7 segmentos
24. El display de 7 segmentos de la figura 3, requiere un nivel BAJO para activar cada segmento (ánodo común).
Diseñar un circuito SOP con el mínimo de compuertas posibles cuya entrada sea un número en BCD y la
salida sea la lógica del segmento G.
4
Universidad Industrial de Santander
25. El display de 7 segmentos de la figura 3, requiere un nivel ALTO para activar cada segmento (cátodo
común). Diseñar un circuito SOP con el mínimo de compuertas posibles cuya entrada sea un número en
BCD y la salida sea la lógica del segmento D.
Sección 2: Implementación de funciones combinacionales en VHDL
Ejercicios 28 – 32: Suponga que usted es un sintetizador de VHDL y debe sintetizar los siguientes circuitos. Ustede
debe:


Verificar la sintaxis, si la descripción VHDL tiene errores indique cuáles son.
Si la descripción NO tiene errores de sintaxis muestre el RTL. El diagrama RTL debe estar en función de
bloques combinacionales como sumadores, restadores, comparadores, multiplexores, compuertas lógicas,
etc.
26.
27.
5
Universidad Industrial de Santander
28.
6
Universidad Industrial de Santander
29.
30.
7
Universidad Industrial de Santander
31.
Respuestas a los ejercicios seleccionados
1.
a. 1100100,00101
b. 10100
c. 1001 0001 0111 0010
2)
a.
b.
c.
d.
e.
11346
12214
4308
11557
1415𝐴12
3.
a. Base 4
b. Base 11
9.
A2 A1 A0 F3
0 0 0 0
F2
0
F1
0
F0
0
8
Universidad Industrial de Santander
0
0
0
1
1
1
1
0
1
1
0
0
1
1
1
0
1
0
1
0
1
0
0
0
1
1
1
1
0
0
0
1
0
0
0
0
1
1
0
1
1
0
1
0
1
0
1
0
1
𝐹3
𝐹2
𝐹1
𝐹0
= 𝐴2
= 𝐴2 ̅̅̅
𝐴1 ̅̅̅
𝐴0
= 𝐴2 ̅̅̅
𝐴1 𝐴0 + ̅̅̅
𝐴2 𝐴1 + 𝐴1 ̅̅̅
𝐴0
= 𝐴0
10.
𝐹(𝐴,𝐵,𝐶,𝐷) = ∑ (0,1,5,7,13,15)
𝑚
AB
00
01
11
10
00
1
0
0
0
01
1
1
1
0
CD
11
0
1
1
0
𝐹 = (𝐴̅ + 𝐵)(𝐵̅ + 𝐷)(𝐵 + 𝐶̅ )
10
0
0
0
0
11.
𝐹(𝐴,𝐵,𝐶,𝐷) = ∑ (0,1,2) + ∑ (3,8,9,10,11,12)
𝑚
AB
00
01
11
10
00
1
0
X
X
01
1
0
0
X
CD
11
X
0
0
X
𝑑
10
1
0
0
X
𝐹 = 𝐵̅
9
Universidad Industrial de Santander
12.
𝐹(𝐴,𝐵,𝐶) = ∑ (1,4,5,7)
𝑚
A
0
1
BC
00
0
1
01
1
1
11
0
1
10
0
0
𝐹 = (𝐴 ∗ 𝐶) + (𝐵̅ ∗ 𝐶) + (𝐴 ∗ 𝐵̅ )
13.
̅𝑪
𝐹(𝐴,𝐵,𝐶) = 𝑨 𝑥𝑜𝑟 𝑪 + 𝑨𝑩 + 𝑨𝑩
Para solucionar este punto debo hallar la tabla de verdad.
𝐹(𝐴,𝐵,𝐶) = ∑ (1,3,4,5,6,7)
𝑚
A
0
1
BC
00
0
1
01
1
1
11
1
1
10
0
1
𝐹 = (𝐴) + (𝐶)
14.
𝐹(𝐴,𝐵,𝐶,𝐷) = ∑ (5,7,13,15) + ∑ (0,4,8,12)
𝑚
AB
00
01
11
10
00
X
X
X
X
CD
01 11
0
0
1
1
1
1
0
0
𝑑
10
0
0
0
0
𝐹 = 𝐵𝐷
15.
𝐹(𝐴,𝐵,𝐶,𝐷,𝐸) = ∑ (0,2,5,7,13,15,21,23,29,31)
𝑚
10
Universidad Industrial de Santander
BC
00
01
11
10
A=0
DE
00 01 11
1
0
0
0
1
1
0
1
1
0
0
0
10
1
0
0
0
BC
00
01
11
10
A=1
DE
00 01 11
0
0
0
0
1
1
0
1
1
0
0
0
10
0
0
0
0
𝐹 = (𝐵̅ + 𝐶)(𝐶 + 𝐸̅ )(𝐶̅ + 𝐸)(𝐴̅ + 𝐸)
̅̅̅̅̅̅̅)(𝐴̅ + 𝐸)
𝐹 = (𝐵̅ + 𝐶)(𝐶⨁𝐸
16.
𝐹(𝐴,𝐵,𝐶,𝐷,𝐸) = ∑ (0,2,8,11,13,14,15,27) + ∑ (10,16,18,24,26,30)
𝑚
BC
00
01
11
10
A=0
DE
00 01 11
1
0
0
0
0
0
0
1
1
1
0
1
𝑑
10
1
0
1
X
BC
00
01
11
10
A=1
DE
00 01 11
X
0
0
0
0
0
0
0
0
X
0
1
10
X
0
X
X
𝐹 = (𝐵 + 𝐶̅ )(𝐵 + 𝐸̅ )(𝐶̅ + 𝐷 + 𝐸)(𝐶 + 𝐷 + 𝐸̅ )(𝐴̅ + 𝐶̅ )
11
Universidad Industrial de Santander
Opción 1
12
Universidad Industrial de Santander
Opción 2
13
Universidad Industrial de Santander