Download Microprocesadores Interfaz de Memoria - fc

Document related concepts
no text concepts found
Transcript
Microprocesadores
Practica de Laboratorio 1
Otoño 2011
Fecha de Entrega: 20/09/2011
Interfaz de Memoria
Diseñe la interfaz de memoria del Z80. La memoria deberá estar compuesta por una memoria
ROM y una memoria RAM. Los tamaños de cada memoria deberán ser seleccionados por los
integrantes del grupo.
Una vez decididos los tamaños de memoria respectivos se deberá realizar el diseño de la interfaz
que consiste en:





Selección de la parte baja del bus de direcciones (las líneas de la parte baja deberán
conectarse directamente a la memoria )
Selección de la parte alta y decodificación
Generación de la señal habilitadora del chip (MSEL es la combinación de MREQ y la
decodificación de la parte alta del bus de direcciones)
Señales de control RD y WR
Conexión del bus de datos del Z80 hacia las memorias.
El Z80 deberá ser conectado al reloj y al pulso de RESET como se muestra en la siguiente
ilustración.
Generación de Reloj para el Z80
Circuito de Conexión al RESET
La configuración de terminales básica del Z80 se muestra en la siguiente grafica,
Las señales de entrada, WAIT, INT, NMI, BUSRQ deberán ser puestas en alto, i. e. conectarlas
directamente al voltaje de alimentación (5V).
Una vez completado el cableado de la interfaz, se programará la memoria ROM con la siguiente
rutina de diagnostico:
START:
LD A,F7H
; Carga F7H en el acumulador
LD (2000H),A
; Almacena el numero en la 2000H
JP START
; Salta de regreso a START
El reporte de la práctica de laboratorio debe contener lo siguiente:
1. Introducción: indicando el objetivo de la práctica, y definiciones básicas de la interfaz de
memoria
2. Diseño de la interfaz: consideraciones de diseño incluyendo definición de la parte alta y
baja del bus de direccionamiento y la configuración dada del decodificador externo, así
como el mapa de memoria resultante. También deberá incluir el diagrama de bloques de
la interfaz
3. Conclusiones
4. Bibliografía
El reporte será entregado el 20 de septiembre del 2011 en el laboratorio así como el sistema
trabajando.