Download PLDs vs Microprocesadores

PROM - PLA - PAL
(Solo se pueden programar 1 vez. Implementan exclusivamente circuitos
combinacionales)
A
B
C
Q1
Arreglo AND
Q2
Q3
Arreglo OR
Arreglo
AND Fijo
Arreglo
OR programable
PROM (Memoria de solo
lectura programable)
Arreglo AND
programable
Arreglo
OR programable
PLA (Tiene problemas de
retardo de señal)
Arreglo AND
programable
Arreglo
OR Fijo
PAL (Más usada)
Diagrama interno de una PAL16L8
GAL: Arreglo Lógico Programable Genérico
Reprogramable, incluye flip-flops, sirve para circuitos combinatorios y
secuenciales
Arreglo AND
programable
Macroceldas
Ejemplo de una Macrocelda internamente
Diagrama interno de una GAL 22V10
CPLD: Dispositivo Lógico Programable Complejo
FPGA: Arreglo de Compuertas Programable en Campo
Incluye bloques lógicos configurables (CLB) interconectables entre sí y
que implementan ecuaciones lógicas o son bloques dedicados (pe.
multiplicadores); y bloques de entrada/salida (IOB)
Se asemeja a una agrupación de GALs
Su capacidad se mide en el número de macroceldas y número de bloques
lógicos funcionales (FCB)
Arreglo AND
programable
Bloques de
E/S
Bloque
Lógico
Bloque
Lógico
Interconexión
programable
Bloques de
E/S
Bloque
Lógico
Bloque
Lógico
Arreglo
OR programable
Macrocelda
Ejemplo de un bloque lógico configurable (CLB)
Microprocesadores
Dispositivos Lógicos
Programables
Dispositivos programables
orientados a programa
almacenado
Para su programación se
"queman" fusibles que definen
conexiones físicas internas
Para su programación la
memoria contiene códigos de
instrucción y datos
Microprocesador = CPU (Unidad Central de Procesamiento)
Arquitectura Neuman
memoria compartida para datos
y programa
Buses del Sistema
C PU
Arquitectura Hardvard
Memoria para datos y memoria
para programa
Me moria
Principal
Dispositiv os
de E/S
Bus de Dato s
Bus de D i recci ones
Bus d e Contr ol
Sistema basado en microprocesador con arquitectura Neuman
Si el diagrama anterior se encapsula en un solo chip: Microcontrolador