1
Download Consumo de Potencia en CMOS - Escuela de Ingeniería Electrónica
Document related concepts
no text concepts found
Transcript
Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Consumo de Potencia en CMOS Lección 04.3 Ing. Jorge Castro-Godı́nez EL2207 Elementos Activos Escuela de Ingenierı́a Electrónica Instituto Tecnológico de Costa Rica I Semestre 2014 Jorge Castro-Godı́nez Consumo de Potencia en CMOS 1 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Contenido 1 Consumo de Potencia en CMOS Conmutación Fuga Corto Circuito 2 Optimización básica 3 Ejemplo: Inversor básico Jorge Castro-Godı́nez Consumo de Potencia en CMOS 2 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Convergencia hacia CMOS Jorge Castro-Godı́nez Consumo de Potencia en CMOS 3 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito CMOS en CI El Si ha sido, y seguirá siendo, la tecnologı́a por excelencia en semiconductores (ITRS: International Technology Roadmap for Semiconductors) Lı́mite teórico longitud de la compuerta: 1,5 nm. Retardo de la compuerta determina la velocidad fundamental de la lógica. Lı́mite teórico: 0,04 ps 1,8 billones de transistores por cm2 : lı́mite para la densidad de transistores que se pueden colocar en un chip. Jorge Castro-Godı́nez Consumo de Potencia en CMOS 4 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Consumo de Potencia en CMOS Consumo de potencia en una compuerta CMOS: P = PSW + PSC + PLK PSW : Potencia dinámica (Dynamic Power/ Switching Power). PSC : Potencia de corto circuito (Short Cut Power). PLK : Potencia de fuga (Leakage Power). En tecnologı́as muy antiguas (0.25 µm y más), PLK era marginal con respecto PSW . En tecnologı́as sub-micron el consumo por PLK es crı́tico. La potencia debido a la corriente de fuga tuvo efecto entre un 5 % y un 10 % del total de consumo de potencia en 180 nm y creció a 35 % a 50 % para 90 nm. Jorge Castro-Godı́nez Consumo de Potencia en CMOS 5 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Consumo de Potencia Debido a Conmutación Jorge Castro-Godı́nez Consumo de Potencia en CMOS (1) 6 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Consumo de Potencia Debido a Conmutación (2) Consumo de potencia dinámica: 2 PSW = 0, 5VDD fCLK CL ESW fCLK : Frecuencia del reloj. CL : Capacitancia de carga en la salida. ESW : Factor de actividad de conmutación. ESW representa la probabilidad que el nodo de salida haga la transición a cada ciclo de reloj. Modela el hecho que en general la conmutación no necesariamente sucede a la frecuencia del reloj. ESW : actividad de conmutación de la compuerta. Jorge Castro-Godı́nez Consumo de Potencia en CMOS 7 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Consumo de Potencia Debido a Corriente de Fuga Jorge Castro-Godı́nez Consumo de Potencia en CMOS (1) 8 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Consumo de Potencia Debido a Corriente de Fuga Jorge Castro-Godı́nez Consumo de Potencia en CMOS (2) 9 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Consumo de Potencia Debido a Conmutación (3) Consumo de potencia debido a la corriente de fuga: PLK = IL VDD Donde: VDD : Tensión de fuente. IL : Corriente de fuga. La corriente de fuga IL tiene dos contribuidores principales: IL = Isub + Igate Donde: Isub : Corriente de umbral debido al voltaje umbral. Igate : Corriente de compuerta debido al grosor reducido del óxido de la compuerta. Isub domina pero crece a una tasa de 5× por generación. Igate es menos relevante pero crece mucho más rápido, a una tasa de 500× por generación. Jorge Castro-Godı́nez Consumo de Potencia en CMOS 10 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Conmutación Fuga Corto Circuito Consumo de Potencia Debido a Corriente de Corto Circuito Jorge Castro-Godı́nez Consumo de Potencia en CMOS 11 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Optimización básica (1) Escalado del Tensión de Fuente Tensión de Fuente vs retardo. Compensación del retardo. Escalado de la tensión de umbral. Escalado de la tensión en función de la arquitectura. No solo escalado de la fuente de voltaje. Optimización de la capacitancia de conmutación. CEf f = CL × ESW . Jorge Castro-Godı́nez Consumo de Potencia en CMOS 12 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Optimización básica (2) Históricamente el enfoque más empleado para reducir PSW ha sido la reducción de la tensión en la fuente VDD (escalado de voltaje de fuente). Una reducción de consumo de potencia considerable puede ser alcanzada debido a la dependencia cuadrática de VDD en PSW . 2 PSW = 0, 5VDD fCLK CL ESW Escalado del voltaje en la fuente. Aplicable a diferentes etapas del diseño. Afecta la velocidad del circuito. Jorge Castro-Godı́nez Consumo de Potencia en CMOS 13 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Optimización básica (3) Usando una aproximación de primer orden, el retardo de una compuerta CMOS está dado por: Td = CL VDD CL VDD = 0 I k (W/L)(VDD − VT H )2 Donde k 0 depende de la tecnologı́a, W y L son el ancho y el largo del canal de los transistores CMOS. Para tecnologı́as sub-micron la relación de inversa proporcionalidad entre el voltaje de fuente y retardo es aún válida. Es deseable operar a la velocidad más baja debido a que permite el escalado mayor de VDD . Jorge Castro-Godı́nez Consumo de Potencia en CMOS 14 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Tensión en la fuente vs. retardo de compuerta Jorge Castro-Godı́nez Consumo de Potencia en CMOS 15 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Optimización básica (4) Escalado de la tensión de umbral. Reducir tensión de umbral permite escalar el voltaje en la fuente para reducir PSW sin pérdida en velocidad. Ejemplo: Circuito A: VDD = 1, 5V, VT H = 1V. Circuito B: VDD = 0, 9V, VT H = 0, 5V ¿Cuál es el rendimiento de ambos circuitos? Jorge Castro-Godı́nez Consumo de Potencia en CMOS 16 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Compensación del retardo en el circuito Td se incrementa cuando VDD se acerca al valor de VT H Jorge Castro-Godı́nez Consumo de Potencia en CMOS 17 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Potencia estática Potencia (nW) Tecnologı́a (nm) 90 65 45 32 PE−L (nW) 3.6439 7.9195 17.5641 86.3718 PE−H (nW) 3.6193 7.5436 17.320 78.758 90 80 70 60 50 40 30 20 10 0 32nm 45nm 65nm 90nm PE−L PE−H Transiciones Jorge Castro-Godı́nez Consumo de Potencia en CMOS 18 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Potencia estática promedio Potencia (nW) Tecnologı́a (nm) 90 65 45 32 PE promedio (nW) 3.6316 7.7316 17.442 82.565 90 80 70 60 50 40 30 20 10 0 32nm 45nm 65nm 90nm PE promedio Jorge Castro-Godı́nez Consumo de Potencia en CMOS 19 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Potencia corto circuito Potencia (nW) Tecnologı́a (nm) 90 65 45 32 PSC−LH (nW) 455 425 396 413 PSC−HL (nW) 737 395 289 263 750 700 650 600 550 500 450 400 350 300 250 32nm 45nm 65nm 90nm PSC−HL PSC−LH Transiciones Jorge Castro-Godı́nez Consumo de Potencia en CMOS 20 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Potencia corto circuito promedio Tecnologı́a (nm) 90 65 45 32 PSC (nW) 596 410 342 338 600 32nm 45nm 65nm 90nm Potencia (nW) 550 500 450 400 350 300 PSC promedio Jorge Castro-Godı́nez Consumo de Potencia en CMOS 21 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Potencia dinámica Tecnologı́a (nm) 90 65 45 32 PD−HL (nW) -350 -350 -370 -490 PD−LH (µW) 73,0 83,0 88,0 92,6 48 32nm 45nm 65nm 90nm 46 Potencia (µW) PD (µW) 37 42 44 46 44 42 40 38 36 34 PD promedio Jorge Castro-Godı́nez Consumo de Potencia en CMOS 22 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Potencia total Tecnologı́a (nm) 90 65 45 32 PT −HL (nW) 110,0 79,0 47,0 7,7 PT −LH (µW) 74,0 83,6 88,1 92,6 48 32nm 45nm 65nm 90nm 46 Potencia (µW) PT (µW) 37 42 44 46 44 42 40 38 36 34 PT promedio Jorge Castro-Godı́nez Consumo de Potencia en CMOS 23 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Dark Silicon (1) “Utilization wall: With each successive process generation, the percentage of a chip that can switch at full frequency drops exponentially due to power constraints”. Las capacidades computacionales crecieron en 2, 8× por generación de proceso. Utilization wall limita a 1, 4× el uso de sus capacidades/beneficios Jorge Castro-Godı́nez Consumo de Potencia en CMOS 24 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Dark Silicon (2) Grandes porciones de Silicio que se mantienen operando por debajo de su máximo rendimiento, de aquı́ el término de dark silicon. Explotar heterogeneidad y especialización de ciertas regiones del Silicio. Esto permitirı́a aprovechar el dark silicon. Jorge Castro-Godı́nez Consumo de Potencia en CMOS 25 / 26 Consumo de Potencia en CMOS Optimización básica Ejemplo: Inversor básico Referencias Bibliográficas I A. Sedra, K. Smith. Circuitos Microelectrónicos. McGraw-Hill, 5ta edición, 2006. M. B. Taylor. Is Dark Silicon Useful? Harnessing the Four Horsemen of the Coming Dark Silicon Apocalypse DAC 2012. Jorge Castro-Godı́nez Consumo de Potencia en CMOS 26 / 26
