Download Examen de Regularización - MC Juan Angel Garza

Document related concepts
no text concepts found
Transcript
Examen de regularización Electrónica Digital I
1.- Es un examen para resolver fuera del aula, y es necesario mostrar los resultados implementados
en una tablilla de conexiones y además en forma escrita con un tiempo límite de 5 días después de la
fecha programada.
2.- Este examen consta de solo un problema de diseño Secuencial síncrono.
3.-.Para la solución se recomienda usar el programa Isp Starter de Lattice Semiconductor con el
Lenguaje de descripción de hardware ABEL-HDL.
4.- En los archivos en formato ABEL-HDL incluir líneas de comentarios que contengan: “Fecha.,
“Nombre y numero de matricula., “Nombre de la Materia y hora en que se esta cursando.
5.- Para la solución de los problemas es recomendable usar los dispositivos GAL16V8, GAL20V8 o
GAL22V10.
6.- Deberá de incluir la señal de sincronía Clk.
Para la evaluación de este diseño se requiere presentar:
Puntos
5
10
15
20
10
40
a). El Diagrama de bloques
b). Diagrama de Transición
c). Obtenga la tabla de Estados
d). El archivo en formato ABEL incluyendo el Test_ Vectors
e) Simulación grafica demostrando el funcionamiento solicitado
f) Prototipo implementado en una tablilla de conecxiones
Bibliografía
Nombre
1.- Sistemas Digitales Principios y Aplicaciones
2- Fundamentos de Sistemas Digitales
Autor
Editorial
ISBN
Tocci – Widmer
Prentice Hall
970-26-0297-1
T.L. Floyd
Prentice Hall
84-205-2994-X
John F. Wakerly
Prentice Hall
970-17-0404-5
4.- Sistemas Digitales y Electrónica Digital (1456)
Juan Angel Garza G.
Prentice Hall
970-26-0719-1
5.- Fundamentos de Diseño Digital
Cesar A. Leal Chapa
FIME UANL
S/N
http://jagarza.fime.uanl.mx/
Juan Angel Garza G
Pagina WEB
3.- Diseño Digital Principios y Practicas
Revisión No.: 5 vigente a partir de 165 de Octubre del 2014