Download Capitulo 5

Fernando D. Monje
1
Libro: Estructura Interna de la PC.
Capítulo 5: Tarjetas y Chips de Memoria.
La memoria es la capacidad de las computadoras de almacenar Información en forma
temporal. Todo lo que se almacena necesita un lugar en el espacio. Debería ocupar un
lugar físico, y lo hace.
Esta compuesta por los chips de memoria que son capaces de almacenar una cierta
cantidad de datos con un determinado tiempo para accederlo, otro tiempo para escribir o
leer dicha información. Pueden presentarse con distintas capacidades.
 Tipos de Chips y Tarjetas de Memoria:
Se presentan en distintos tipos y se combinan de manera diferente según el tamaño y
alcance de la memoria de trabajo. Para realizar ampliaciones de memoria no hace falta el
uso de un soldador, se insertan en zócalos o ranuras diseñados para alojarlos.
Los chips para la memoria de trabajo pueden ser de diferentes tipos, se clasifican según su
capacidad, velocidad, tecnología y costos.
Significado de las letras de los nombres:
 DRAM (Dynamic Random Access Memory – Memoria Dinámica de
Acceso Aleatorio)
 DRAM FPM (Fast Page Mode – Modo de Paginación Veloz)
 DRAM EDO (Enhanced Data Output – Transferencia de Datos Mejorada)
 SDRAM (Synchronous DRAM – DRAM Sincrónica)
 Direct RDRAM (Rambus DRAM – DRAM Rambus)
 SRAM (Static Random Access Memory – RAM Estática)
 BSRAM (Burst SRAM – SRAM Fugaz)
 VCM SDRAM (Virtual Channel Memory SDRAM – Canal Virtual de
SDRAM)[VCRAM]
 DDR SDRAM(Double Data Rate SDRAM – SDRAM de Doble Velocidad)
 DDR-II SDRAM (Quadruple Data Rate SDRAM – SDRAM de Doble
Velocidad de Transferencia de Datos)
Pueden presentarse en forma de:
 SIP (Single In-Line Packages – Paquetes Simples de Memoria en Línea)
 SIMM (Single In-Line Memory Module – Módulos Simples de Memoria en
Línea) 30 y 72 pines de ancho de datos de 8 y 32 bits respectivamente.
 DIMM (Dual In-Line Memory Module – Módulos de Memoria Dual en
Línea) 168 pines, 184 pines y 232 pines. Todas con ancho de 64bits.
 RIMM (Rambus In-Line Memory Module – Módulos de Memoria Rambus en
Línea) de 184 pines que puede enchufarse en los de 168. Ancho de datos de
16bits. Hay algunos con ancho de datos de 32 bits y mayores.
Las dos últimas son las más utilizadas en la actualidad. Presentan variaciones de
capacidad, tecnología, conectores, velocidad, etc.
Fernando D. Monje
2
 El Ciclo de Refresco
Los chips de RAM dinámica están disponibles en capacidades que van desde los 64KB
hasta varios Gb. Se presentan en capacidades expresadas en Knybbles,1nybble son 4bits
Este tipo de chips de memoria recibe el nombre de dinámicos porque el contenido de la
memoria debe refrescarse para mantener el contenido de la memoria, estos deberán
someterse a reescritura continua.
En un chip de un megabit, se necesitaran 1.048.576 capacitores, en uno de un gigabit
asciende a 1.073.741.824
Los capacitares se descargan después de un tiempo bastante corto. Para mantener la
información en el chip del que permanece cargado será necesario leer el estado de los
capacitares del chip antes de que se descarguen y una vez leídos recargarlos. A esto se
denomina ciclo de refresco.
Tiempos de Acceso
El tiempo de acceso de los chips se expresa en nanosegundos (1 nanosegundo = 1x10-9
segundos = 0,000000001 segundos) El tiempo que tarda la memoria en responder a un
pedido de lectura y escritura. Existe otro tiempo más, el tiempo de carga de la memoria.
Este es el tiempo que tarda una de las celdas del chip en cambiar de un estado a otro.
El tiempo del ciclo total de la memoria va a ser la suma de los tiempos de acceso y carga.
Estados de Espera
La memoria debe responder a los pedidos del microprocesador cada dos tics del reloj. Un
tic es 1/frecuencia del reloj.
Se analizaron los tiempos de acceso en las memorias DRAM, se indico el tiempo total de
respuesta de la memoria es el tiempo de ciclo.
Podemos llegar a tener que utilizar una memoria con un tiempo de acceso de 2ns para un
requerimiento de tiempo de respuesta de 4ns, debido al incremento en el tiempo de
respuesta que representa el tiempo de carga.
Fueron aumentando las velocidades del reloj de los procesadores, los tics cada vez mas
cortos requiriendo un tiempo de respuesta menor por parte de la memoria. El costo impide
que se puedan utilizar memorias demasiado rápidas y reducir la velocidad del procesador
seria una gran contradicción al avance se recurre al agregado de estados de espera.

Organización Básica de los Chips DRAM
Los chips tienen capacitores que verían. Podemos ver la memoria de trabajo dispuesta
en segmentos de Kilobytes.
En ciertos casos, en vez de utilizar ocho chips, se utilizan nueve. Este extra se usa para
el control de paridad. Se almacena constantemente el resultado de la suma de todos los
datos de los ocho bits. Si la suma da un número par es 0 en el bit de paridad y el 1 si es
impar. Si hay un error en algunos chips se podrá detectar con este control de paridad.
Existen chips de nybbles, estos chips almacenan el cuádruplo de capacidad que un chip
de bits: uno de 64meganybbles tiene una capacidad de 256megabits.
En vez de utilizar nueve chips de 512megabits, se usan 2 de 512 meganybbles y 1 de
512megabits para el control de paridad: 4bits + 4bits + 1bit = 9bits (nybl+nybl+bit)
Fernando D. Monje
3
 Bancos de Memoria según el Procesador
Diferencias entre los procesadores más allá de la velocidad y capacidad de procesamiento.
Se referían a la forma como se comunicaban con la memoria. El bus de datos y el bus de
direcciones. Las configuraciones con tarjetas SIMM ya no se utilizan, se mencionan
solamente a modo de comparación.
Consideraciones para los Bancos de Memoria
Reglas: Configurar la memoria en las maquinas
1. Cuando los bancos requieren para completarse más de una tarjeta, se deberá
llenar el banco completo. No es posible llenar el banco por la mitad.
2. Ir completando los bancos en forma ascendente. Comenzar a llenar el 0 después
el 1 y así. No podemos llenar el 1 sin el 0.
3. Cada banco debe tener memoria de la misma capacidad y velocidad. No se
pueden utilizar tarjetas de diferentes tamaños y velocidad en un mismo banco.
Si se puede usar tarjetas de distintos tamaños en bancos separados.
4. Las tarjetas que formen parte de un banco de la misma marca y partida,
capacidad, velocidad y fabricantes puede que se midan con métodos diferentes
si se mezclan cualquiera de los anteriores.
5. Es posible incluir en un banco una tarjeta de cualquier capacidad, es frecuente
que tengan límites en las capacidades máximas para bancos.
6. Algunas motherboards no permiten el segundo menor que el primero.
7. Consultar con el manual antes de reemplazar o agregar tarjetas de memoria. Se
pueden presentar ciertas limitaciones.
 Módulos SIMM de 30 y 72 Pines
Populares tarjetas para 386DX, Pentium, tarjetas de video y sonido. Se presentan en
distintas capacidades y velocidades. Es un factor de clasificaciones así como la cantidad
de pines, pueden ser de 30 y 72 pines y poseen características diferentes.
Los de 72 pines aparecieron con el sistema de memoria del Pentium. Las conexiones están
divididas en el medio y el largo de la misma es un poco mayor que los de 30 pines. Estos
SIMM requieren un zócalo especial y no se pueden usar en los conectores de 30.
Los de 72 se utilizaron como el sistema de memoria debido a que el bus de datos es de 64
bits y se usaban en los SIMM de 30 pines, iban a necesitar 8 para un solo banco de
memoria. Utilizando los SIMM de 72 pines que son de 32 bits, con dos de ellos se forma
un banco de 64bits. Estos tipos poseen pines para la detección de la velocidad y pueden
configurarse por si mismas.
Fernando D. Monje
4
 Módulos DIMM
Diseñados especialmente para utilizarse con los Pentium o superiores que duplicaban
el bus de datos de 64 bits, en vez de los de 32bis anteriores.
Físicamente son similares a los SIMM, presentan 3 ranuras pero son más contactos,
tienen 168pines. Los DIMM pueden ser de 64 o 72bits. No incorporan el control de
paridad si son de 64 y lo incorporan si son de 72.
Los DIMM están compuestos por conjuntos de chips EDO DRAM, mas tarde
agruparon las tecnologías SDRAM, VCM SDRAM y DDR SDRAM.
Existen tres tipos de DIMM diferenciados físicamente, y no se puede instalar uno en
una ranura preparada para otro:
 Buffered 5V
 Buffered 3,3V
 Unbuffered 3,3V
Ofrecen características de ECC y utilizan mayor cantidad de bits para efectuar el control y
la corrección de errores que los SIMM. El chipset y el controlador de memoria deben estar
preparados para ECC.
 Módulos RIMM
Son la evolución de los DIMM para soportar tecnología Direct RDRAM. Utilizan un
mecanismo diferente porque la tecnología Direct RDRAM introduce varios cambios con
respecto a la SDRAM.
Físicamente similares a los DIMM, tiene 184pines, se pueden enchufar en conectores de
168 como en los de 184 pines. Comenzaron con ancho de datos de 16bits sin paridad y
18bits con ECC.
La configuración es diferente a la SIMM y DIMM. Los RIMM tienen 16bits y no es
necesario agruparlos como hacíamos con las anteriores.
Diferencia: Forma de trabajo apunta a realizar transferencias con mayor velocidad, mas
serial. El controlador de memoria es el encargado de proveer el ancho de datos adecuado.
Fueron populares con la llegada del Pentium 4, utiliza doble canal de comunicación
RDRAM. Cada banco se conforma con dos RIMM y el bus hacia la memoria es de 64 bits.
Los bancos de RIMM no pueden quedar vacíos porque un bus serial de tan alta velocidad
requiere un terminador para asegurar que las señales eléctricas no reboten en el bus y
lograr el máximo rendimiento. Para eso suelen venir con memorias nulas o puentes.
Existen RIMM que ofrecen dos canales Rambus independientes de 16bits y no necesitan
instalarse de a pares. Poseen 232 pines y existen Mothers Pentium preparadas para estos
RIMM de 32bits (2x16bits)
Fernando D. Monje
5
 Tecnologías de Memoria
Cada una de las tecnologías que podemos encontrar en las mencionadas agrupaciones.
Fast Page y EDO
En 1995 apareció EDO (Enhanced Data Output – Transferencia de Datos Mejorada) una
memoria de alto rendimiento con tiempos de acceso similares a los de los SIMM de 72
pines, pero optimizadas para mayor transferencia de datos cuando se necesitan varios
bloques de memoria
Estos mejoraron el rendimiento del subsistema de memoria cuando acceden varios
bloques, no cuando se hace en forma aleatoria, los accesos esporádicos no son mas
rápidos, si lo son aquellos hechos en conjunto. También se la denomino HPM (Hyper Page
Mode – Modo de Híper Paginación)
Tienen solamente versiones SIMM de 72 pines y DIMM de 168 pines.
SDRAM: Sincrónica Es Mejor
En 1996 apareció una tecnología nueva que daba tiempos de acceso y transferencias de
datos mejores que las EDO y mas que Fast Page: SDRAM (Synchronous DRAM –
DRAM Sincrónica). Llega a ser un 400% más rápido que la DRAM convencional.
Logra trabajar en forma sincronizada con la velocidad del bus que comunica con el
microprocesador evitando estados de espera.
SDRAM incorpora modos de transferencia de datos continuos en ráfaga (burst mode)
acelerando los accesos y permitiendo comenzar acceder a otro dato en paralelo (pipeline)
DDR
Tecnología SDRAM que use la subida y bajada de reloj en lugar de solo el de subida y
consiguiendo duplicar la transferencia de datos con la misma velocidad de reloj.
Forma de cálculo
SDR: Veloc. Max=Vel. Reloj (Hz) x Ancho del bus de datos (bits) / 8
DDR: Veloc. Max=Vel. Reloj (Hz) x Ancho del bus de datos (bits) x 2 / 8
DDR-II: Veloc. Max=Vel. Reloj (Hz) x Ancho del bus de datos (bits) x 4 / 8
DDR-II o QBM DDR: Cuádruple Velocidad
Luego de DDR, se pudo hacer uso de la tecnología QDR (Quadruple Data Rate –
Cuádruple Tasa de Transferencia de Datos) cuadruplicando la transferencia de las
memorias SDRAM.
Como se Expresan los Diferentes DIMM SDRAM, DDR y DDR-II
Intel desarrollo una especificación destinada para normalizar los DIMM SDRAM.
En alguna parte hay una etiqueta que aparece PCX-abc-def, donde X es la velocidad de
trabajo de SDRAM en Mhz, a, b, c, d, e y f son valores numéricos que no interesan. Un
DIMM SDRAM de 100Mhz se vería como PC100-222-222.
A los DIMM DDR SDRAM se los conoce así: Sigla PC, velocidad máxima de
transferencia de datos.
PC1600= Velocidad de 100Mhz x 1,6Gbps Transferencia (1600x1000=1600) DIMM
DDR PC1600
Los DDR-II igual que los DDR anteponiendo el prefijo Dual, Dual PC1600 para uno como
el anterior pero DDR-II funcionando a una velocidad de 3.2Gbps
Fernando D. Monje
6
Direct RDRAM
En 1997, Rambus Inc. Con Intel hicieron la tecnología Direct RDRAM (Rambus DRAM).
Se agrupo en los RIMM ya estudiados. La tecnología fue revolucionaria porque cambio
las reglas que se venían utilizando para los módulos de memoria.
Los procesadores modernos vienen utilizando un ancho de bus de datos de 64bits para
enviar datos a los módulos RIMM, el controlador se encarga de armar cuatro paquetes de
16bits y va transmitiendo uno tras otro a través del bus de alta velocidad hacia los RIMM.
Los reciben y vuelven a empaquetar usando circuitos internos de los mismos.
Lecturas y Escrituras: Se realizan directamente sobre un único chip RDRAM por vez, esto
hace que la RDRAM tenga un rendimiento superior en estos.
Las RDRAM realizan dos operaciones por cada ciclo de reloj y son similares a las DDR.
Forma de Cálculo
Vel. Max=Vel. De Reloj (Hz) x Ancho del bus de Datos (bits) x 2 / 8
Como se Expresan los Diferentes RIMM
RIMM DDR SDRAM se identifica con la sigla PC, seguida de la velocidad máxima de
transferencia de datos.
Memoria ECC (Error Correcting Code)
La memoria ECC (Error Correcting Code – Código de Corrección de Errores). Puede
detectar y corregir los errores en el almacenamiento de datos en altas capacidades de
memoria. Es ideal para servidores que pueden llegar a tener 12Gb o más memoria y un
error en un bit sería trágico. Es difícil de conseguir esta memoria y es costosa pero en
servidores el costo adicional se justifica.
Chips SRAM (RAM Estática)
Las memorias estáticas (SRAM) son mucho más rápidas porque no requieren ciclo de
refresco.
Cada celda de un chip SRAM esta constituida de 4 a 6 transistores y otros componentes
mas, por eso son mucho mas caros que las DRAM y son mucho mas rápidas: tienen
tiempos de acceso menores a 2ns.
Módulos de Chips SRAM Asincrónicos
Módulos de chips de memoria estática asincrónica (Asynchronous SRAM Modules). Son
similares a los SIMM de 72 pines pero en lugar de chips DRAM usan SRAM
asincrónicos.
Vienen en diferentes capacidades y se podían enchufar en una ranura para la conexión de
memoria cache para permitir una sencilla y rápida expansión de la caché sin remover el
conjunto de chips o configurar jumpers.
Módulo de Chips SRAM de Estallido Paralelo
Los módulos de estallido paralelo (Pipeline Burst SRAM Modules) tienen la misma
función que los anteriores, ofrecen rendimientos superiores. El aumento en rendimiento es
por una técnica especial conocida como estallido en paralelo. Realiza varias operaciones
de lectura/escritura en paralelo a altísimas velocidades y no ofrecer estados de espera para
el procesador.