Download guía docente curso: 2006/07

GUÍA DOCENTE
CURSO: 2006/07
14128 - MICROPROCESADORES PARA
COMUNICACIONES
ASIGNATURA:
CENTRO:
TITULACIÓN:
DEPARTAMENTO:
ÁREA:
PLAN:
CURSO:
CRÉDITOS:
14128 - MICROPROCESADORES PARA COMUNICACIONES
Escuela Técnica Superior de Ingenieros de Telecomunicación
Ingeniero de Telecomunicación
INGENIERÍA ELECTRÓNICA Y AUTOMÁTICA
Tecnología Electrónica
13 - Año 2000 ESPECIALIDAD:
Quinto curso
IMPARTIDA: Primer cuatrimestre
TIPO: Optativa
4,5
TEÓRICOS: 3
PRÁCTICOS: 1,5
Descriptores B.O.E.
Arquitectura, funcionalidad, interfaces y ejemplos de programación y aplicaciones de
microprocesadores: RISC y DSP para terminales y equipos de red RISC con extensiones para
gráficos y vídeo. RISC superescalares para nodos de las redes de acceso y conmutación CISC para
supervisión y control.
Temario
Microprocesadores para Comunicaciones
1. Introducción. (4 horas)
-Campos de aplicación de los microprocesadores en comunicaciones.
-PCs, servidores, nodos de red, procesadores empotrados para DSP, microcontrol o multimedia.
-Tendencias tecnológicas. Fabricantes. Productos.
-Una primera visión para los trabajos de curso.
-Medida de prestaciones, benchmarking, elementos de análisis comparativo y selección de
productos.
Benchmark suites: SPEC, TPC, EEMBC, otros.
-Estudio de la ecuación para la medida de prestaciones en CPU de un solo core:
TPP = IPP x MCPI x CCPMC x GPCC x TPG
-Paralelismo, múltiples cores, múltiples procesadores.
2. Paralelismo a nivel de instrucciones ILP y planificación estática y dinámica de su ejecución. (12
horas)
-Dependencias y conflictos en cauces de ejecución segmentados. (1 hora)
-Planificación dinámica con emisión simple. ( 2horas)
-Predicción dinámica de saltos. (1 hora)
-Emisión múltiple dinámica a multiples cauces de ejecución.
(1 hora)
-Superescalares con planificación estática. (1 hora)
-Superescalares con planificación dinámica (y apoyo a diseño en lab). (2 horas)
-Ejecución con especulación dinámica y reordenación (y apoyo a diseño en lab). (2 horas)
-Limitaciones y benchmarking en procesadores con ILP. (1 hora)
-Microarquitecturas Intel P6 e Intel Pentium4. (1 hora)
Página 1 de 6
3. ILP con predicción, emisión múltiple, y planificación estática. (4 horas)
-Planificacion de bucles.
-Prediccion estática de saltos.
-Emisión múltiple con VLIW y planificación global y de trazas.
-Soporte hardware a VLIW.
-Microarquitectura Intel IA64 en Itanium e Itanium2.
4. Procesadores empotrados. (4 horas)
-Microcontroladores CISC y RISC sencillos.
-DSPs.
-Microprocesadores supersegmentados.
-Procesadores para SoC.
5. Parelismo multi-hilo SMT, chips multiprocesadores CMP, cachés, sistemas operativos,
programación. (4 horas)
-Memoria compartida centralizada SMP, UMA.
-Memoria compartida distribuida DSM, NUMA.
-Multis y arquitectura de comunicación.
-Medida de prestaciones de la arquitectura de comunicaciones en chip.
-Programación y sistemas operativos.
-Una segunda visión para los trabajos de curso.
6. Presentación y defensa de trabajos (2 horas, por grupos)
Ejemplos de trabajos de libre elección del curso anterior:
1 Procesadores de tipo VLIW para Multimedia
2 Aplicaciones, elegir un campo:
Digital Still Cameras
Digital Video Cameras
Mobile Multimedia Phone
Mobile TV devices
Portable 3D Gaming Devices
Portable Media Recorder/Players
3 Revisión de una de estas revistas: IEEE Computer Magazine, Smart Cameras as Embedded
Systems, September 2002; o IEEE Signal Processing Magazine, VLIW Architectures for Media
Processors, March 1998
4 OS para SoC: Nucleus
5 IBM Cell Processor
6 Novedades Cientificas en congresos DAC
7 Novedades Cientificas en congresos MPSoC
8 Novedades técnicas (NT) MIPS
9 NT ARM, Intel-ARM XScale
10 NT TI DSP
Página 2 de 6
11 NT Altera
12 NT Xilinx
13 Intel P6 vs Pentium4
14 Intel EM64T
15 Intel MMX, SSE1,2,3
16 AMD 64b Dual cores, AMD vs Intel
17 Intel IA64 y HP Itanium McKinley, Itanium2 Madison
18 Intel servers roadmap: Xeon, Dual core, Multicore, Hyperthreading
19 Sun Servers, Ultrasparc IV+ vs Intel
20 IBM servers, PowerPC vs Intel vs Ultra
21 STM Nomadik Flexware
22 ARM11 y SMP
23 Infineon Tricore2
24 Embedded hard IP cores : Xilinx 32b PowerPC, Altera 32b ARM
25 Soft IP cores: Xilinx 8b PicoBlaze, Xilinx 32b MicroBlaze, Altera 32b Nios
26 NT nVIDIA Corp
27 NT Broadcom
28 NT Tensilica
29 NT Philips Eclipse, (Picasso, Camellia, Rembrandt), Nexperia
30 Proyecto Camellia ARM922+ HWImage processors
31 Proyecto ARTEMI y ARTEMI+ TI DSP 644/VirtexII/Davinci/OMAP
32 Modelos de programación e interfaz de usuario en móviles:
Plataformas software para móviles y SoC: Linux®, Nucleus™, OSE, Palm OS®, SavaJe OS,
Symbian OS™, Microsoft Windows Mobile™
33 RTOS, RTK
34 ITRS 2005 Design Technology
35 Superescalar de prácticas
Página 3 de 6
36 Sugerencias de los alumnos
Requisitos Previos
Basta haber seguido con interés las asignaturas de primero a cuarto de carrera. Las troncales y
obligatorias que incorpora la carrera dan suficientes conocimientos para seguir esta asignatura.
Objetivos
El estudiante puede obtener una formación sólida en el campo de los microprocesadores de
aplicación en sistemas de telecomunicación modernos, con especial referencia a sistemas de
control, sistemas empotrados, procesado de señal, coprocesadores funcionales, procesadores
embarcados en terminales fijos y móviles, procesadores multimedia, procesadores en nodos de
redes de telecomunicación, en PCs, en estaciones de trabajo y en servidores de redes. Los
contenidos del curso se tratan al nivel de una asignatura optativa que tiene carácter
complementario en la formación final del ingeniero de telecomunicación, y que pretende ser
ilustrativa de una amplia variedad de equipos de telecomunicación actuales y de gran utilidad para
la visión de conjunto del ingeniero que está a punto de entrar en el mercado de trabajo profesional.
La asignatura aporta también un análisis comparado de las gamas de productos disponibles, sus
fabricantes, sus hojas de ruta y previsiones de nuevas generaciones, sus prestaciones, y su
idoneidad para determinados campos de aplicación. En estos análisis se usan diversas series de
programas de calibración, medida y cuantificación de prestaciones, como las series SPEC o TPC
entre otras.
La asignatura aporta adicionalmente una visión comparativa de sistemas operativos para los rangos
de aplicaciones estudiados.
Los sistemas se estudian a nivel arquitectural de la organización en un chip de los elementos de
control, de proceso de datos, de jerarquía de memoria y de interfaz con el exterior: por tanto el
nivel de descripcion es RTL, más detallado que el nivel meramente funcional, y menos detallado
que hacer el diseño y síntesis lógica del chip. El nivel RTL permite la síntesis automática del
sistema siguiendo determinados flujos de diseño, por ejemplo basados en herramientas de
Synopsys disponibles en el laboratorio, aunque ese resultado final no es objeto de la asignatura. La
definicion del sistema al nivel RTL usa fundamentalmente lenguajes de descripción Verilog y
VHDL. No se necesita dominar completamente estos lenguajes. Es suficiente también el uso de un
lenguaje orientado a objetos como IDaSS, conocido ya en segundo de carrera.
Metodología
Clases de teoría de 2 horas a la semana siguiendo los textos disponibles en la fotocopiadora, y la
documentación
preparada
por
el
profesor
en
el
directorio
web
www.iuma.ulpgc.es/~nunez/micros-para-com .
Las clases se imparten mediante transparencias, presentaciones con cañón, y mediante
presentaciones disponibles en la web.
Criterios de Evaluación
- Es necesaria la asistencia a clase de teoría y a las prácticas con regularidad.
- Es necesario presentar y defender los trabajos de curso. Una vez aprobados quedan liberados.
Página 4 de 6
- Es necesario presentar y defender los trabajos de prácticas. Una vez aprobados quedan liberados.
Aunque las prácticas puedan realizarse en grupo, al final del cuatrimestre cada alumno deberá
examinarse de la parte práctica de forma individual.
Este examen consistirá en la presentación del diseño realizado y la contestación de una serie de
preguntas sobre el mismo.
Cumplidos estos pre-requisitos los alumnos obtienen ya al menos cinco puntos.
La calificación final se obtiene con una ponderación de 30% de prácticas, y 70% de teoría,
concretamente 30% de trabajos, 30% de participación e iniciativa en clase y 10% de la defensa en
clase de los trabajos.
En todo caso, aquellos alumnos que tuvieran una de las dos partes pendientes obtendrían un
máximo de 4’5 puntos en la nota final de la asignatura.
Aquellos alumnos que no superasen la evaluación continua, tendrán derecho a realizar los
exámenes de convocatoria de teoría (de desarrollo) y de prácticas (de diseño asistido por
ordenador) en el día, hora y lugar establecidos por el centro.
Descripción de las Prácticas
La parte práctica de la asignatura se impartirá en el Laboratorio de ASIC y Sistemas Digitales.
A lo largo del cuatrimestre se realizará una única
práctica que consistirá en el diseño en IDaSS de una máquina superescalar.
Esta práctica podrá realizarse de forma individual o en grupos de dos estudiantes.
El diseño de la máquina superescalar deberá ajustarse a las especificaciones dadas al comienzo de
la práctica.
Bibliografía
[1 Básico] Computer architecture: a quantitative approach
John L. Hennessy, David A. Patterson ; with contributions by David Goldberg, Krste Asanovic
Morgan Kaufmann, Amsterdam (2003) - (3rd ed.)
1-55860-724-2
[2 Recomendado] Microprocesadores Risc: evolución y tendencias
Clemente Rodríguez Lafuente...[et al.]
Ra-ma, Madrid (1999)
84-7897-368-0
[3 Recomendado] Computer architecture: from microprocessors to supercomputers
Behrooz Parhami
Oxford University Press, New York (2005)
019515455X
Página 5 de 6
Equipo Docente
ANTONIO NUÑEZ ORDOÑEZ
(COORDINADOR)
Categoría: CATEDRATICO DE UNIVERSIDAD
Departamento: INGENIERÍA ELECTRÓNICA Y AUTOMÁTICA
Teléfono: 928451230
Correo Electrónico: [email protected]
WEB Personal:
PEDRO HERNANDEZ FERNANDEZ
Categoría:
Departamento:
Teléfono:
WEB Personal:
(RESPONSABLE DE PRACTICAS)
PROFESOR COLABORADOR
INGENIERÍA ELECTRÓNICA Y AUTOMÁTICA
928457326
Correo Electrónico: [email protected]
http://www.diea.ulpgc.es/users/pedrohf/index.html
Resumen en Inglés
This subject covers a wide range of microprocessors as found in typical telecommunication,
industrial control, computing and networking applications. Microcontrollers, digital signal
processors, embedded processors, system on chip processors, multimedia and graphics
accelerators and processors, desk-top computing, network processors, real time network-node
processors, servers and enterprise server systems are covered.
The topics are taught at an architectural and RTL level. Knowledge of Verilog, VHDL and IDaSS
languages is welcome.
Benchmarking among brands, models and specific chip-sets is done using benchmark suites such
as SPEC and TPC, among other performance metrics.
Road-maps and technological trends of leading microprocessor manufacturers are also discussed,
as well as recent announcements.
Labs and hands-on practice and designs are carried out at the ASIC and Digital System Design
Lab. An advanced superscalar dynamic scheduling especulative processor, representative of the
high-end, server and enterprise server processors, is designed and bit-true and cycle-accurate
verified by executing short assembly language programs exercising the defined ISA.
Página 6 de 6