Download arquitecturas orientadas hacia la integracion

TEMA 0: Introducción: Aspectos Tecnológicos y
Metodológicos del diseño de sistemas
Curso 05/06
© Departamento de Arquitectura y Tecnología de Sistemas Informáticos - Facultad de Informática Universidad Politécnica de Madrid - V. Rodellar
1
Tema 0. Aspectos Tecnológicos y
Metodológicos del diseño de sistemas
0.1. Evolución de la tecnología
0.1.1 Implicaciones de la longitud del canal
0.1.2 Chips estándar
0.1.3 Dispositivos Lógicos programables
0.1.4 Circuitos Integrados no programables
0.2. Metodologías de diseño
0.2.1 Niveles de abstracción y Jerarquías
0.2.2 Lenguajes de Descripción Hardware
0.2.3 Herramientas CAD
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
2
Evolución de la Tecnología
Desafíos en el diseño digital
• Acortar el tiempo de
puesta en el mercado de
un producto
• Reducir el precio del
producto final
- Estrategias
- Mejora de la tecnología
- Nuevas Metodologías de diseño
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
3
Evolución de la Tecnología: Implicaciones de la
longitud del canal
• Longitud del canal
submicra
•
Rc = K L/W
•
- System on chip (SOC)
•
- Incremento de la velocidad
•
- Disipación de potencia
•
Ce = K’ L W
Pd= f Ce V2dd
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
4
Evolución de la Tecnología: Chips estándar
• Ampliamente usada en
los años 80
• Funcionalidad simple y
fija
• Pequeña cantidad de
puertas
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
5
Evolución de la Tecnología: Simple
programmable logic circuits (SPLD) - PLA
Puede ser configurada por el usuario para implementar una gran
variedad de circuitos lógicos diferentes
• Programmable Logic
Arrays (PLA)
• Los planos AND y OR
son programables
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
6
Evolución de la Tecnología Simple
programmable logic circuits (SPLD) - PAL
•Programmable Array
Logic (PAL)
• El plano AND es
programable, el plano OR
es fijo.
•Más simple de fabricar
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
7
Evolución de la Tecnología : Complex
programmable logic circuits (CPLD)
• Contenido del block:
–
–
–
–
–
–
OR
XOR
Flip-flops
MUX
Buffers triestado
Numero de pines (200)
• Tamaños 100 PAL
• No-volátiles
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
8
Evolución de la Tecnología: Complex
programmable logic circuits (CPLD)
MAX 7000 CPLD - ALTERA
Diagrama de bloques
Macrocelda
7032 (32 macrocells) ---> 7512 (512 macrocells)
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
9
Evolución de la Tecnología: Field
programmable gate arrays (FPGA)
• Proporciona:
– Bloques lógicos
– Conmutadores de
interconexión
– Bloques de I/0
• Bloques lógicos : lookup
table (celdas de
almacenamiento).
Tamaños diferentes
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
10
Evolución de la Tecnología: Circuitos
integrados no programables
• PLD’s son programados por el usuario final no hay retrasos de
fabricación
•Cuando las PLD’s no cumplen las prestaciones deseadas o las
restricciones de coste, entonces:
• Ha de diseñarse el circuito a medida
• Ha de elegirse la tecnología apropiada
• El chip es fabricado por una compañía
pero ….
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
11
Evolución de la Tecnología: Circuitos
integrados no programables
Ventajas
•El chip puede ser optimizado para una determinada tarea
•Mejores prestaciones (área, tiempo, potencia)
•Puede utilizarse un único chip en lugar de varios chips para el
mismo diseño
Desventajas:
•Alto coste de producción (recomendado para grandes cantidades)
•Mucho tiempo de diseño
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
12
Evolución de la Tecnología: Circuitos
integrados no programables - Custom
El diseñador tiene completa libertad para decidir el número de
transistores, el tamaño del chip, la ubicación de las celdas, ruteado de
señales (layout), etc... Mucho esfuerzo!!. Muy caro!!
Varias Mascaras
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
13
Evolución de la Tecnología: Circuitos
integrados no programables - Standard cells
El layout de las puertas lógicas y otros dispositivos están
preconstruidos y almacenados en una biblioteca que están accesibles al
diseñador
Acorta el proceso de diseño pero no el proceso de fabricación
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
14
Evolución de la Tecnología: Circuitos
integrados no programables - Gate arrays
Parte del chip está prefabricado y otras partes son personalizadas para
un usuario particular (nivel de metalización).
Acorta el proceso de diseño y el de fabricación
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
15
Evolución de la Tecnología: Circuitos
integrados no programables
Oblea de silicio
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
16
Microprocesador INTEL 8008
AÑO 1974
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
17
Microprocesador INTEL 386
AÑO 1985 - 275.000 transistores
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
18
Microprocesador INTEL Pentium II
AÑO 1997 - 7,5 millones de transistores
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
19
Pentium III
AÑO 1999
9,5 millones
de transistores
0,25 micras
Pentium 4
AÑO 2000
42 millones
de transistores
0,18 micras
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
20
Metodologías de Diseño
• Top-down
•Jerarquías
•Reusabilidad
•Síntesis
•Lenguajes de descripción Hadware
•Portabilidad entre herramientas CAD
•Implementación Tecnológica independiente del diseño
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
21
Metodologías de Diseño: Niveles de abstracción
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
22
Metodologías de Diseño: Jerarquías
• Un componente
incluye otros
componentes de
menor complejidad,
así hasta llegar al
nivel de puerta
(transistor)
• Encapsulado
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
23
Metodologías de Diseño: Lenguajes de
descripción hardware
•El proceso de diseño es independiente de la tecnología
HDL estándar --> Portabilidad entre herramientas CAD
IEEE : (VHDL-Verilog)
•Descripción y simulación combinando diferentes niveles de
abstracción:
• Behavioral (Comportamiento)
• RTL (Transferencia entre registros)
• Structural (Estructural)
•Documentación de los diseños
•Diagnostico de fallos
•Evaluación de prestaciones
24
Metodologías de Diseño: Lenguajes de
descripción hardware
•Se utilizan como entrada en las herramientas de síntesis
HDL -> herramienta de síntesis -> estructural + Biblioteca
Tecnológica (µ) -> layout
HDL -> herramienta de síntesis -> estructural + Mapeado -> PLD,
FPGA
•Reusabilidad
•Prototipado virtual
Y algunas más ...
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
25
Metodologías de Diseño: Herramientas CAD Simulación
• Tablas de verdad (número reducido de
variables)
– Texto, formas de onda
• Esquemáticos (dependientes de la
tecnología)
– Bibliotecas de componentes
proporcionadas por el
suministrador de CAD
• HDL
–
–
–
–
Estándar
Portabilidad
Reusabilidad
...
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
26
Metodologías de Diseño: Herramientas CAD Síntesis
•
•
•
•
•
Compilación Transforma la
entrada (tabla, esquemático o
HDL) en un conjunto de
ecuaciones lógicas
Síntesis lógica: Optimiza las
funciones lógicas
Diseño Físico Mapea los
funciones lógicas optimizadas a
una tecnología especifica
(placement, routing)
Simulación temporal: Mide
los retardos de propagación, y
el retardo del camino crítico
Configuración del chip
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
27
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.all;
USE IEEE.NUMERIC_STD.all;
Sintesis de un registro P/P a partir
de su descripción VHDL
ENTITY register_PP IS
GENERIC (num_bits:NATURAL:=4);
PORT (
clk:
IN STD_LOGIC; -- activo por flanco de subida
rst_n : IN STD_LOGIC; -- activo a nivel bajo
enable: IN STD_LOGIC; -- activa a nivel alto
data_in: IN UNSIGNED (num_bits -1 DOWNTO 0);
data_out: OUT UNSIGNED (num_bits -1 DOWNTO 0));
END register_PP;
ARCHITECTURE behavior OF register_PP IS
BEGIN
PROCESS (clk, rst_n)
BEGIN
IF rst_n ='0' THEN
data_out <= (OTHERS => '0');
ELSIF rising_edge (clk) THEN
IF enable = '1' THEN
data_out <= data_in;
END IF;
END IF;
END PROCESS;
END behavior;
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
28
Vista interna de la CPLD
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
29
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
30
Resumen
El gran desarrollo de la tecnología digital se ha debido a dos
hechos:
•La miniaturización del transistor
•Las metodologías de diseño
•Lenguajes de descripción hardware
•Diseño Top-down
•Herramientas CAD
Tema 0. Aspectos Tecnológicos y Metodológicos - © DATSI - FI - UPM - V. Rodellar
31