Download Solución Problema 6) El siguiente cronograma refleja el

er
ELECTRÓNICA DIGITAL I (04/05)
3 Curso de Ingeniería Industrial
Solución Problema 6)
El siguiente cronograma refleja el funcionamiento esperado del circuito
Donde podemos observar que la señal T actúa como señal de reloj, y nuestro circuito responde a los
flancos de subida de la señal T (en este sentido nos da lo mismo que el pulso de la señal T sea T/10 o
T/2 que es lo que usamos normalmente como señal de reloj).
Según el enunciado, las señales a generar son las que aparecen en la siguiente tabla.
C1 C0
T
0 1
1 0
1 1
Señal
Para determinar el funcionamiento del circuito debemos determinar una serie de elementos no definidos
en el enunciado del problema.
a) El primero es que para la combinación de entradas de control C1 C0 = 00 el circuito no genera
pulso y en nuestro caso decidimos que el valor generado a la salida es un 0.
b) El segundo es definir qué sucede cuando las señales C1 C0 cambien antes de haber finalizado un
ciclo de una señal periódica. En nuestro caso lo que hemos decidido es lo siguiente:
i. Si al cambiar C1 C0 pasa a generar una señal de ciclo más largo (Ej. C1 C0 pasa de 01 a
11), el circuito continua a partir del estado en el que estaba.
ii. Si al cambiar C1 C0 pasa a generar una señal de ciclo más corto (Ej. C1 C0 pasa de 11 a
01), el circuito empieza en el valor = 0.
Vamos con el diseño del circuito. Diseñamos según un autómata de Moore.
Fase 1ª. Diagrama de Estados
El diagrama de estados es el que aparece en la figura siguiente. Los estados están definidos de la
siguiente forma:
Q0 genera el valor cero de la secuencia o el valor cero cuando no se genera secuencia.
Q1 genera el valor 1 de la primera secuencia y el primer 1 de las demás secuencias
Q2 genera el segundo valor 1 de la segunda y tercera secuencias.
Q3 genera el tercer 1 de la tercera secuencia.
Podemos observar en el diagrama de estados que si estoy en un estado y las entradas cambian de forma
que debe generar una secuencia más corta, se produce una transición hacia el estado Q0 (condición b-i).
Si, por el contrario, debe generar una secuencia más larga, el circuito evoluciona continuando con la
secuencia (condición b-ii).
1
er
ELECTRÓNICA DIGITAL I (04/05)
3 Curso de Ingeniería Industrial
Fase 2ª. Tabla de estados siguientes y de salida.
Estado
actual
Q0
Q1
Q2
Q3
Estado Siguiente
C1 C0
00 01 10 11
Q0 Q1 Q1 Q1
Q0 Q0 Q2 Q2
Q0 Q0 Q0 Q3
Q0 Q0 Q0 Q0
Salid
a
0
1
1
1
Fase 3ª. Minimización de estados.
No hay estados equivalentes, pues todos los estados tienen alguna combinación de entrada que supone
que deban ser equivalentes un estado distinto de Q0 con Q0 y este último no es equivalente con nadie,
pues su salida es distinta.
Fase 4ª. Codificación de estados.
Necesitamos dos variables de estado, pues tenemos que distinguir cuatro estados.
Estado
actual
Q0 = 00
Q1 = 01
Q2 = 11
Q3 = 10
Estado Siguiente
C1 C0
00 01 10 11
00 01 01 01
00 00 11 11
00 00 00 10
00 00 00 00
Salid
a
0
1
1
1
1
er
ELECTRÓNICA DIGITAL I (04/05)
3 Curso de Ingeniería Industrial
Fase 5ª. Elección de elementos de memoria.
Tomamos como elementos de memoria, flip-flops D activos por flanco de subida.
Fase 6ª. Tabla de excitación de los biestables
La tabla coincide con la anterior
Estado
actual
Q1 Q0
0 0
0 1
1 1
1 0
Estado Siguiente
C1 C0
00 01 10 11
00 01 01 01
00 00 11 11
00 00 00 10
00 00 00 00
Salid
a
0
1
1
1
Fase 7ª. Ecuaciones de excitación de los biestables y ecuación de salida
Tenemos los siguientes mapas de Karnaugh para los biestables
D1 = Q1’Q0C1+Q0C1C0
D0 =Q1’Q0’C0+Q1’C1
Para la salida
Salida = Q1 + Q0
1
er
ELECTRÓNICA DIGITAL I (04/05)
3 Curso de Ingeniería Industrial
Fase 8ª. Implementación del circuito
Figura 1: Circuito Secuencial
Figura 2: Circuito Combinacional
1