Download Generador –Detector de paridad.

Conver - 4
Generador –Detector de paridad.
1. Descripción:
El presente componente es utilizado en la transmisión de datos. Su función
es incluir el bit de paridad. El valor de este varía de tal forma que el número
total de unos lógicos en el bus de datos tiene que ser par. Gracias a este
sistema somos capaces de detectar errores de 1 Bit.
2. Puertos:
Entradas: 1er bit binario:
2º Bit binario:
3º Bit binario:
4º Bit binario:
5º Bit binario:
6º Bit binario:
7º Bit binario:
8º Bit binario:
Bit ES:
Salida: 1er bit:
2º bit:
3º bit:
4º bit:
5º bit:
6º bit:
7º bit:
8º bit:
Bit de Paridad:
‘b(0)’
‘b(1)’
‘b(2)’
‘b(3)’
‘b(4)’
‘b(5)’
‘b(6)’
‘b(7)’
‘es’
‘p(0)’
‘p(1)’
‘p(2)’
‘p(3)’
‘p(3)’
‘p(3)’
‘p(3)’
‘p(3)’
‘bp’
3. Funcionamiento:
El sistema da a la salida la misma entrada. Además se incluirá otro Bit que
mediante operaciones XOR se obtiene un valor con el que obtenemos que el
número de unos lógicos sea siempre par.
Para la operación de generador, si el bit ES es ‘0’ se generará con paridad
par en caso contrario paridad impar.
Para la operación de detector, si el bit ES se coportara con el bit BP de
salida del generador de paridad.
El resto de bit son las operaciones internas de los XOR.
Universidad de
Valladolid
Proyecto realizado por:
Alberto Manuel Martín Delgado.
Página 1 de 2
4. Esquema interno:
5. Ejemplo:
Con el ejemplo vamos a ver como se crea el bit de paridad ‘pp’ entre
la entrada y la salida. Para ello se envia los bit 1,2 y5 activos, el
resultado es un 1 en pp por ser de paridad par (ES=’0’).
6. Cuestiones:
•
Convierte los siguientes números al codigo de par incluiendo el bit de
paridad.
‘001010’ :
‘110111’ :
‘001011’ :
Universidad de
Valladolid
Proyecto realizado por:
Alberto Manuel Martín Delgado.
Página 2 de 2