Download FET: Transistor de efecto de campo, curva característica, resistencia

El transistor de efecto campo(Field-Effect Transistor o FET, en inglés) es en realidad
una familia de transistores que se basan en el campo eléctrico para controlar la
conductividad de un "canal" en un material semiconductor. Los FET, como todos los
transistores, pueden plantearse como resistencias controladas por voltaje.
La mayoría de los FET están hechos usando las técnicas de procesado de
semiconductores habituales, empleando la oblea monocristalina semiconductora como
la región activa o canal. La región activa de los TFTs (thin-film transistores, o
transistores de película fina), por otra parte, es una película que se deposita sobre un
sustrato (usualmente vidrio, puesto que la principal aplicación de los TFTs es como
pantallas de cristal líquido o LCDs).
El canal de un FET es dopado para producir tanto un semiconductor tipo N o uno tipo P.
El drenador y la fuente deben estar dopados de manera contraria al canal en el caso de
FETs de modo mejorado, o dopados de manera similar al canal en el caso de FETs en
modo agotamiento. Los transistores de efecto de campo también son distinguidos por el
método de aislamiento entre el canal y la puerta. Los tipos de FETs son: Podemos
clasificar los transistores de efecto campo según el método de aislamiento entre el canal
y la puerta:
El JFET (Junction Field-Effect Transistor) usa una unión p-n
Transistor de efecto de campo
Field effect transistor
Ya hemos estudiado el principio de funcionamiento de los transistores bipolares PNP
y NPN, sin embargo debemos ahora repasar algunas de sus propiedades,
las cuales son muy diferentes a las de los transistores de
efecto de campo, comunmente conocidos como FETs. El
transistor bipolar, el cual está compuesto por 3 capas de
material semiconductor, lo podemos comparar con una
válvula mecánica para controlar líquidos, por ejemplo, la del
lavamanos de la casa, pero a la que le hemos hecho una
ligera modificación en la palanca de abertura, la cual ha sido
cambiada por una pequeña rueda pelton ( rueda bordeada de
cucharones ) que la hace girar cuando recibe el impulso de
una corriente de agua: A partir de este momento el flujo
principal entre la entrada y salida de corriente de la
válvula(entre emisor y colector del transistor) puede ser
fácilmente manejado con un pequeño chorro de corriente aplicado a las paletas del
mecanismo rotgatorio de apertura)corriente de polarización de base del transistor)
Ahora imaginemos a una persona regando el jardín de su casa con una manguera,
a la cual le puede graduar la salida del agua con la llave, esto lo podemos
relacionar con el funcionamiento del transistor bipolar. Sin embargo, también se
puede controlar el chorro de otra forma: Oprimiendo la manguera hasta cerrar la
salida de agua, tal situación se puede comparar con el principio de funcionamiento
de un transistor FET, el cual controla el paso de corriente entre el terminal
surtidor(source) y el terminal drenador(drain) mediante un campo electrostático
aplicado a un electrodo circular envolvente, terminal compuerta(gate), el cual se
expande o contrae proporcionalmente al voltaje aplicado, para ensanchar o reducir
el conducto imaginario que se forma en el material semiconductor empleado como
canal central del cilindro metálico o semiconductor de la compuerta de control. Las
muchas o pocas cargas negativas se dispersan por el núcleo en una distribución,
que rechazan el paso de las cargas eléctricas de igual signo que conforman la
corriente principal entre el surtidor y el drenaje, por el principio de que cargas
eléctricas iguales se repelen, y forzando la corriente a circular sólo por el centro del
núcleo semiconductor, el cual como se puede deducir es de solamente un tipo de
material semiconductor n o p, este factor de por si diferencia en cierta medida a un
FET de un transistor bipolar.
Por lo que, un FET ( Field-effect
transistor ), es un dispositivo
amplificador en el cual los portadores
de corriente(electrones) son
inyectados a un terminal( surtidor,
source ) y pasan a otro( drenaje ) a
través de un canal semiconductor
cuya resistividad depende de una
región de
estrangulamiento(depletion region)
motivada por la acción repelente del
campo eléctrico conectado al
terminal de control(Compuerta,
gate). La region de
estrangulamiento(campo de fuerza
de los portadores minoritarios) se
produce al rodear el canal con un
material semiconductor de
conductividad opuesta y polarizando inversamente la juntura PN resultante,
mediante el terminal gate.
La profundidad de la región de estrangulamiento depende de la magnitud de la
polarización inversa. como en la polarización inversa es mínima la corriente
circulante por la juntura, el dispositivo se comporta como una válvula al vacío.
Un FET se parece en varias cosas a una válvula amplificadora. La válvula(Ya no se
usan en equipos electrónicos), tiene alta impedancia de entrada(necesita señales
con muy poca corriente), similar a la de un FET. los transistores bipolares tienen
baja impedancia de entrada(la señal de control opera en base a su corriente, sin
importar mayormente sus variaciones de tensión). La ganancia de las válvulas se
mide en micromhos(Gm). La ganancia de un transistor se mide en beta, y la de un
FET en micromhos, tal como en las válvulas.
TIPOS DE FETs.
Según sea la construcción del electrodo de control(gate), se conocen
principalmente dos clases de FET: Los de juntura(unión PN entre el cuerpo principal
y el cilindro para el campo electrostático) y los de compuesta aislada.
Los de juntura(JFET) son los que se explicaron inicialmente, bastante sensibles a
los cambios de temepratura, pero muy buemos para el manejo de altas frecuencias
y señales muy débiles. Los de compuerta aislada(MOS FET) tienen un electrodo de
control metálico, aislado del canal mediante unadelgada capa de dióxido de silicio,
de la que se deriva el nombre MOS(Metal-Oxido-semiconductor). Se emplean en
aplicaciones de conmutación de corrientes, tales como los circuitos digitales de
calculadoras, computadoras, etc.
PRECAUCIONES:
Con los transistores FET hay que tener cuidados especiales, pues algunas
referencias se dañan con solo tocar sus terminales desconentadas (Estática). Por tal
motivo, cuando nuevos traen sus patas en corto-circuito mediante una espuma
conductora eléctrica o con algo metálico, esto no se debe quitar hasta que esten
soldados en la tableta de circuito impreso, hecho esto ya no hay problema.
El transistor de Efecto de Campo
Con los transistores bipolares observábamos como una pequeña corriente en la base de
los mismos se controlaba una corriente de colector mayor. Los Transistores de Efecto de
Campo son dispositivos en los que la corriente se controla mediante tensión. Cuando
funcionan como amplificador suministran una corriente de salida que es proporcional a la
tensión aplicada a la entrada. Características generales:



Por el terminal de control no se absorbe corriente.
Una señal muy débil puede controlar el componente
La tensión de control se emplea para crear un campo eléctrico
Se empezaron a construir en la década de los 60. Existen dos tipos de transistores de
efecto de campo los JFET (transistor de efecto de campo de unión) y los MOSFET. Los
transistores MOS respecto de los bipolares ocupan menos espacio por lo que su aplicación
más frecuente la encontramos en los circuitos integrados.
Es un componente de tres terminales que se denominan: Puerta (G, Gate), Fuente (S,
Source), y Drenaje (D, Drain). Según su construcción pueden ser de canal P o de canal N.
Sus símbolos son los siguientes:
Símbolo de un FET de canal N
Símbolo de un FET de canal P
CURVA CARACTERíSTICA
Los parámetros que definen el funcionamiento de un FET se observan en la siguiente
figura:
Parámetros de un FET de canal N
Parámetros de un FET de canal P
La curva característica del FET define con precisión como funciona este dispositivo. En
ella distinguimos tres regiones o zonas importantes:



Zona lineal.- El FET se comporta como una resistencia cuyo valor
depende de la tensión VGS.
Zona de saturación.- A diferencia de los transistores bipolares en
esta zona, el FET, amplifica y se comporta como una fuente de corriente
controlada por la tensión que existe entre Puerta (G) y Fuente o surtidor (S) , VGS.
Zona de corte.- La intensidad de Drenador es nula.
Como en los transistores bipolares existen tres configuraciones típicas: Surtidor común
(SC), Drenador común (DC) y Puerta común (PC). La más utilizada es la de surtidor
común que es la equivalente a la de emisor común en los transistores bipolares.
Las principales aplicaciones de este tipo de transistores se encuentra en la amplificación
de señales débiles.
CARACTERíSTICAS DE SALIDA
Al variar la tensión entre drenador y surtidor varia la intensidad de drenador
permaneciendo constante la tensión entre puerta y surtidor.
En la zona óhmica o lineal se observa como al aumentar la tensión drenador surtidor
aumenta la intensidad de drenador.
En la zona de saturación el aumento de la tensión entre drenador y surtidor produce una
saturación de la corriente de drenador que hace que esta sea constante. Cuando este
transistor trabaja como amplificador lo hace en esta zona.
La zona de corte se caracteriza por tener una intensidad de drenador nula.
La zona de ruptura indica la máxima tensión que soportará el transistor entre drenador y
surtidor.
Es de destacar que cuando la tensión entre puerta y surtidor es cero la intensidad de
drenador es máxima.
CARACTERíSTICAS DE TRANSFERENCIA
Indican la variación entre la intensidad de drenador en función de la tensión de puerta.
HOJAS DE CARACTERíSTICAS DE LOS FET
En las hojas de características de los fabricantes de FETs encontrarás los siguientes
parámetros (los más importantes):
VGS y VGD.- son las tensiones inversas máximas soportables por la

unión PN.




IG.- corriente máxima que puede circular por la unión puerta surtidor cuando se polariza directamente.
PD.- potencia total disipable por el componente.
IDSS.- Corriente de saturación cuando VGS=0.
IGSS.- Corriente que circula por el circuito de puerta cuando la unión
puerta - surtidor se encuentra polarizado en sentido inverso.
Electrónica:
Amplificadores con transistores de efecto de campo
Indice
1. Ventajas y desventajas del FET
2. Tipos de FET
3. Operación y construcción del JFET
4. Variación de la tension compuerta a fuente en el FET
5. Operación y construcción del MOSFET
6. Polarización de los FET
1. Ventajas y desventajas del FET
Las ventajas del FET pueden resumirse como sigue:
1.
2.
3.
4.
5.
6.
7.
Son dispositivos sensibles a la tensión con alta impedancia de entrada (del
orden de 107  ). Como esta impedancia de entrada es considerablemente mayor
que la de los BJT, se prefieren los FET a los BJT para la etapa de entrada de un
amplificador multietapa.
Los FET generan un nivel de ruido menor que los BJT.
Los FET so más estables con la temperatura que los BJT.
Los FET son, en general, más fáciles de fabricar que los BJT pues suelen
requerir menos pasos de enmascaramiento y difusiones. Es posible fabricar un
mayor número de dispositivos en un circuito integrado (es decir, puede obtener
una densidad de empaque mayor).
Los FET se comportan como resistores variables controlados por tensión para
valores pequeños de tensión de drenaje a fuente.
La alta impedancia de entrada de los FET les permite almacenar carga el tiempo
suficiente para permitir su utilización como elementos de almacenamiento.
Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes
grandes.
Existen varias desventajas que limitan la utilización de los FET en algunas aplicaciones:
1.
Los FET exhiben una respuesta en frecuencia pobre debido a la alta
capacitancia de entrada.
2.
Algunos tipos de FET presentan una linealidad muy pobre.
3.
Los FET se pueden dañar al manejarlos debido a la electricidad estática.
2. Tipos de FET
Se consideran tres tipos principales de FET:
1.
2.
FET de unión (JFET)
FET metal óxido semiconductor de empobrecimiento (MOSFET de
empobrecimiento)
3.
FET metal óxido semiconductor de eriquecimiento (MOSFET de
enriquecimiento)
Con frecuencia el MOSFET se denomina FET de compuerta aislada (IGFET, insulatedgate FET).
3. Operación y construcción del JFET
Al igual que el BJT, el FET es un dispositivo de tres terminales, pero solo tiene una
unión pn en vez de dos, como en el BJT. El JFET de canal n, mostrado en la figura
4.1(a), se construye utilizando una cinta de material de tipo n con dos materiales de
tipo p difundidos en ella, uno en cada lado. El JFET de canal p tiene una cinta de
material de tipo p con dos materiales de tipo n difundidos en ella, como se muestra en
la figura 4.1(b).
Para entender la operación del JFET, se conecta el JFET de canal n de la figura 4.1(a) a
un circuito externo. Se aplica una fuente de tensión, VDD, al drenaje (esta es analoga a la
fuente de tension VCC para el BJT) y se envía a tierra. Una fuente de tensión de
compuerta, VGG, se aplica a la compuerta (aquella es analoga a la VBB para el BJT). Esta
configuración se muestra en la figura 4.2(a). VDD proporciona una tensión drenaje a
fuente, vDS, que provoca una corriente de drenaje, iD, del drenaje a la fuente. La
corriente de drenaje, iD, que es identica a la corriente de fuente, existe en el canal
rodeado por la compuerta de tipo p. La tensión compuerta a fuente, vGS, que es igual a –
VGG crea una region desertica en el canal, que reduce el ancho de este y por tanto
aumenta la resistencia entre drenaje y fuente. Como la unión compuerta –fuente esta
polarizada en inverso, el resultado es una corriente de compuerta nula.
4. Variación de la tension compuerta a fuente en el FET
El Fet es un dispositivo controlado por tensión y se controla mediante vGS. En la figura
4.4 se muestran las curvas caracteristicas iD-vDS tanto para un JFET de canal n como
para uno de canal p. Antes de analizar estas curvas, tomese nota de los simbolos para
los JFET de canal n y de canal p, que también se muestran en la figura 4.4. Estos
simbolos son iguales excepto por la dirección de la flecha.
Conforme se incrementa vGS (más negativo para un canal n y más positivo para un canal
p) se forma la region desertica y se cierra para un valor menor que iD. Por tanto, para el
JFET de canal n de la figura 4.4(a), la iD maxima se reduce desde IDSS conforme vGS se
hace más negativo. Si vGS disminuye aun más (más negativo), se alcanza un valor de vGS,
después del cual iD será cero sin importar el valor de vDS. Este valor de vGS se denomina
VGSOFF, o tensión de estrangulamiento (VP). El valor de VP es negativo para un JFET de
canal n y positivo para un JFET de canal p.
Características de transferencia del JFET
De gran valor en el diseño con JFET es la característica de transferencia, que es una
gráfica de la corriente de drenaje, iD, como función de la tensión compuerta a fuente,
vGS, por encima del estrangulamiento.
Un método util de determinar la característica de transferencia es con ayuda de la
siguiente relación (ecuación de Shockley):
(4.1)
Por tanto, solo se necesita conocer IDSS y VP, y toda la característica quedara
determinada. Las hojas de datos de los fabricantes a menudo dan estos dos parámetros,
por la que se puede construir la característica de transferencia o utilizar la ecuación 4.1
directamente. El parámetro de control para el FET es la tensión compuerta-fuente en
lugar de la corriente de base, como en el BJT.
La región entre el estrangulamiento y la ruptura por avalancha se denomina región
activa, región de operación del amplificador, región de saturación o región de
estrangulamiento, como se muestra en la figura 4.5. La región ohmica (antes del
estrangulamiento) a veces se denomina región controlada por tensión. El FET opera en
esta región cuando se desea un resistor variable y en aplicaciones de conmutación.
La tensión de ruptura es función de vGS así como de vDS. Conforme aumenta la
magnitud entre compuerta y fuente (más negativa para el canal n y más positiva para el
canal p), disminuye la tensión por ruptura. Con vGS = VP, la corriente de drenaje es cero
(excepto por una pequeña corriente de fuga), y con vGS = 0, la corriente de drenaje se
satura a un valor
iD = IDSS
donde IDSS es la corriente de saturación drenaje a fuente.
Circuito equivalente, gm y rDS
Para obtener una medida de la amplificación posible con un JFET, se introduce el
parametro gm, que es la transconductancia en directo. Este parametro es similar a la
ganancia en corriente (o hfe) para un BJT. El valor de gm, que se mide en siemens (S), es
una medida del cambio en la corriente de drenaje para un cambio en la tensión
compuerta-fuente. Esto se puede expresar como
(4.2)
Se puede encontrar la transconductancia diferenciando la ecuación (4.1), lo que da
como resultado
(4.3)
La resistencia dinamica en inverso, rDS, se define como el inverso de la pendiente de la
curba iD-vDS en la región de saturación:
(4.7)
El desempeño de un JFET esta especificado por lo valores de gm y rDS. Estos parametros
se determinan ahora para un JFET de canal n utilizando la curva caracteristica de la
figura 4.7. Si las curvas caracteristicas para el FET no estan disponibles, gm y vGS se
pueden obtener matematicamente, siempre que se conozcan IDSS y VP. Por lo general,
estos dos parametros se incluyen enlas especificaciones del fabricante. Se puede
seleccionar una corriente de drenaje estatica, IDQ, que se halle entre 0.3 y 0.7 veces IDSS,
lo cual ubica el punto Q en la región más lineal de las curvas cracteristicas.
5. Operación y construcción del MOSFET
En esta sección, se considera el FET de metal –óxido semiconductor (MOSFET). Este
FET se construye con la terminal de compuerta aislada del canal con el dielectrico
dióxido de silicio (SiO2), y ya sea en modo de empobrecimiento o bien de
enriquecimiento. Estos dos tipos se definen y consideran en las siguientes secciones.
MOSFET de empobrecimiento
Las construcciones de los MOSFET de empobrecimiento de canal n y de canal p se
muestran en las figuras 4.9 y 4.10, respectivamente. En cada una de estas figuras se
muestra la construcción, el simbolo, la caracteristica de transferencia y las
caracteristicas iD-vGS. El MOSFET de empobrecimiento se construye (como se muestra
en la figura 4.9(a) para el de canal n y en la figura 4.10(a) para el de canal p) con un
canal fisico construido entre el drenaje y la fuente. Como resultado de ello, existe una iD
entre drenaje y fuente cuando se aplica una tension, vDS.
El MOSFET de empobrecimiento de canal n de la figura 4.9 se establece en un sustrato
p, que es silicio contaminado de tipo p. Las regiones contaminadas de tipo n de la
fuente y el drenaje forman conexiones de baja resistencia entre los extremos del canal n
y los contactos de aluminio de la fuente (S) y el drenaje (D). Se hace crecer una capa de
SiO2, que es un aislante, en la parte superior del canal n, como se muestra en la figura
4.9(a). Se deposita una capa de aluminio sobre el aislante de SiO2 para formar el
material de compuerta (G). El desempeño del MOSFET de empobrecimiento, es similar
al del JFET, como puede verse en las figuras 4.9(C) y 4.10(C). El JFET se controla por
la unión pn entre la compuerta y el extremo de drenaje del canal. No existe dicha unión
en el MOSFET enriquecimiento, y la capa de SiO2 actúa como aislante. Para el MOSFET
de canal n, mostrado en la figura 4.9, una vGS negativa saca los electrones de la región
del canal, empobreciéndolo. Cuando vGS alcanza VP, el canal se estrangula. Los valores
positivos de vGS aumentan el tamaño del canal, dando por resultado un aumento en la
corriente de drenaje. Esto se indica en las curvas caracteristicas de la figura 4.9(C).
MOSFET de enriquecimiento
El MOSFET de enriquecimiento difiere del MOSFET de empobrecimiento en que no
tiene la capa delgada de material n sino que requiere de una tension positiva entre la
compuerta y la fuente para establecer un canal. Este canal se forma por la acción de una
tension positiva compuerta a fuente, vGS, que atrae electrones de la región de sustrato
ubicada entre el drenaje y la compuerta contaminados de tipo n. Una vGS positiva
provoca que los electrones se acumulen en la superficie inferior de la capa de oxido.
Cuando la tensión alcanza el valor de umbral, VT, han sido atraidos a esta región los
electrones suficientes para que se comporte como canal n conductor. No habra una
corriente apreciable iD hasta que vGS excede VT.
La corriente de drenaje en saturación se puede calcular de la ecuación
(4.10)
6. Polarización de los FET
Los mismos circuitos básicos de la figura 3.6 que se utilizan para polarizar los BJT se
pueden emplear para los JFET y los MOSFET de empobrecimiento, la polaridad de vGS
puede ser opuesta a la de la fuente de tension del drenaje. Cuando se selecciona el
punto de operación, no hay tensión de polaridad opuesta disponible de la fuente para
cumplir con los requerimientos del circuito. Puede ser necesario descartar R2 de
manera que solo se obtenga una tensión de la polaridad correcta. No siempre es posible
encontrar valores de un resistor para lograr un punto Q en particular. En tales casos,
seleccionar un nuevo punto Q puede proporcionar a veces una solución al problema.
Análisis de un amplificador FC
En la figura 4.13© se muestra el circuito equivalente en ca para el amplificador FET. Se
supone que rDS es grane comparada con RDllRL, por lo que se puede despreciar.
Escribiendo la ecuación de LTK alrededor del circuito de compuerta, se encuentra
Resolviendo para vgs, se obtiene
La tensión de salida, v0, esta dada por
La ganancia de tension, Av, es
La resistencia de entrada y la ganancia de corriente estan dadas por
FET: Transistor de efecto de campo, curva característica,
resistencia del canal
El FET es un dispositivo semiconductor que controla un flujo de corriente por un
canal semiconductor, aplicando un campo eléctrico perpendicular a la trayectoria
de la corriente.
El FET está compuesto de una parte de silicio tipo N, a la cual se le adicionan dos
regiones con impurezas tipo P llamadas compuerta (gate) y que están unidas
entre si. Ver la figura
Los terminales de este tipo de transistor se llaman Drenador (drain), Fuente
(source) y el tercer terminal es la compuerta (gate) que ya se conoce. La región
que existe entre el drenador y la fuente y que es el camino obligado de los
electrones se llama "canal". La corriente circula de Drenaje (D) Fuente (S). Ver el
gráfico.
Este tipo de transistor se polariza de manera diferente
al transistor bipolar. El terminal de drenaje se polariza
positivamente con respecto al terminal de fuente (Vdd) y
la compuerta o gate se polariza negativamente con
respecto a la fuente (-Vgg).
A mayor voltaje -Vgg, más angosto es el canal y más
difícil para la corriente pasar del terminal drenador (drain) al terminal fuente o
source. La tensión -Vgg para la que el canal queda cerrado se llama "punch-off" y
es diferente para cada FET
El transistor de juntura bipolar es un dispositivo operado por corriente y requieren
que halla cambios en la corriente de base para producir cambios en la corriente de
colector. El FET es controlado por tensión y los cambios en tensión de la
compuerta (gate) a fuente (Vgs) modifican la región de rarefacción y causan que
varíe el ancho del canal
La curva característica del FET
Este gráfico muestra que al aumentar el voltaje Vds
(voltaje drenador - fuente), para un Vgs (voltaje de
compuerta) fijo, la corriente aumenta rápidamente (se
comporta como una resistencia) hasta llegar a un punto A
(voltaje de estricción), desde donde la corriente se
mantiene casi constante hasta llegar a un punto B (entra
en la región de disrupción o ruptura), desde donde la
corriente aumenta rápidamente hasta que el transistor se destruye.
Si ahora se repite este gráfico para más de un voltaje de compuerta a surtidor
(Vgs), se obtiene un conjunto de gráficos. Ver que Vgs es "0" voltios o es una
tensión de valor negativo.
Si Vds se hace cero por el transistor no circulará
ninguna corriente. (ver gráficos a la derecha)
Para saber cual es el valor de la corriente se
utiliza la fórmula de la curva característica de
transferencia del FET.
Ver gráfico de la curva característica de
transferencia de un transistor FET de canal tipo P en el gráfico inferior. La fórmula
es: ID = IDSS (1 - [Vgs / Vgs (off)] )
donde:
- IDSS es el valor de corriente cuando la Vgs = 0
- Vgs (off) es el voltaje cuando ya no hay paso de corriente entre drenaje y fuente
(ID = 0)
- Vgs es el voltaje entre entre la compuerta y la fuente para la que se desea saber
ID
Resistencia del canal RDS
Como Vgs es el voltaje que controla el paso de la corriente ID (regula el ancho del
canal), se puede comparar este comportamiento como un resistor cuyo valor
depende del voltaje VDS. Esto es sólo válido para Vds menor que el voltaje de
estricción (ver punto A en el gráfico).
Entonces si se tiene la curva característica de un FET, se puede encontrar La
resistencia RDS con la siguiente fórmula: RDS = VDS / ID
Los símbolos del FET son:
Fet canal P
Fet canal N
INTRODUCCIÓN AL TRANSISTOR DE EFECTO DE CAMPO.
El transistor de efecto de campo ( FET = Field-Effect Transistor ) es un
dispositivo de tres terminales que se emplea para una amplia variedad de
aplicaciones que coinciden, en gran parte, con aquellas correspondientes al
transistor BJT.
La diferencia principal entre las-dos clases de transistores es el hecho de
que el transistor BJT es un dispositivo controlado por corriente, mientras que el
transistor JFET es un dispositivo controlado por voltaje. En otras palabras, la
corriente Ic la es una función directa del nivel de IB. Para el FET la corriente ID
ser una función del voltaje VGS aplicado a la entrada del circuito, en cada caso la
corriente de la salida del circuito se controla por un par metro del circuito de
entrada, en un caso un nivel de corriente y en otro un voltaje aplicado.
Figura 5.1 Amplificador controlado por corriente (a) y (b) amplificador
controlado por voltaje.
Así como hay transistores bipolares NPN y PNP, existen transistores de
efecto de campo de canal-n y canal-p. Sin embargo, es importante tener en cuenta
que el transistor BJT es un dispositivo bipolar (el prefijo bi- revela que el nivel de
conducción es una función de dos portadores de carga, electrones y huecos). El
FET es un dispositivo unipolar que depende únicamente ya sea de la conducción
por electrones (canal-n) o por los huecos (canal-p).
El termino "efecto de campo" en el nombre elegido amerita una explicación.
Todos estamos familiarizados con la habilidad de un imán permanente de atraer
limaduras de metal sin necesidad de un contacto físico directo.
El campo magnético‚ de un imán permanente actúa sobre las limaduras y
las atrae hacia el imán a través de un esfuerzo por parte de las líneas de flujo
magnético, para mantenerlas a tan corta distancia como sea posible. Para el FET
se establece un campo eléctrico por medio de las cargas presentes que
controlaran la trayectoria de conducción del circuito de salida, sin necesidad de un
contacto directo entre la cantidad que controla y la que es controlada.
Cuando se introduce un segundo dispositivo con un rango de aplicaciones
semejante a otro presentado con anterioridad, existe una tendencia natural a
comparar algunas de las características generales de uno contra el otro.
Cuando se introduce un segundo dispositivo con un rango de aplicaciones
semejante a otro presentado con anterioridad, existe una tendencia natural a
comparar algunas de las características generales de uno contra el otro.
CONSTRUCCIÓN DE LOS JFET.
Como se indicó con anterioridad, el JFET es un dispositivo de tres
terminales, siendo una de ellas capaz de controlar el flujo de corriente entre las
otras dos. En nuestra explicación sobre el transistor BJT se utilizó el transistor
npn
a lo largo de la mayor parte de las secciones de análisis y diseño, con una sección
dedicada a los efectos resultantes de emplear un transistor
pnp.
Para el transistor
JFET el dispositivo de canal-n aparecerá como el dispositivo predominante, con
párrafos y secciones dedicadas a los efectos resultantes del uso de un JFET de
canal-p.
La construcción básica del JFET de canal-n se muestra en la figura 5.2.
Observe que la mayor parte de la estructura es el material tipo
n
que forma el
canal entre las capas difundidas en material tipo
p.
El extremo superior del canal tipo
n
se conecta mediante contacto óhmico a
la terminal denominada como
drenaje
(drain)
(D),
mientras que el extremo inferior
del mismo material se conecta por medio de contacto óhmico a la terminal llamada
la
fuente
(source)
(S).
Los dos materiales tipo
p
se encuentran conectados juntos y al mismo
tiempo hacia la terminal de
compuerta
(gate)
(Q).
Por tanto, esencialmente el drenaje y la fuente se conectan en esencia a los
extremos del canal tipo n y la compuerta, a las dos capas del material tipo
p.
En ausencia de cualquiera de los potenciales aplicados, el JFET tiene dos
uniones p-n bajo condiciones sin polarización.
El resultado es una región de agotamiento en cada unión, como se ilustra
en la figura 5.2, que se parece a la misma región de un diodo bajo condiciones sin
polarización.
Recuérdese también que una región de agotamiento es aquella región
carente de portadores libres y por lo tanto incapaz de permitir la conducción a
través de la región.
Figura 5.2 Transistor de unión de efecto de campo (JFET).
Muy pocas veces las analogías son perfectas y en ocasiones pueden ser
engañosas, pero la analogía hidráulica de la figura 5.3 proporciona un sentido al
control del JFET en la terminal de compuerta y a la conveniencia de la
terminología aplicada a las terminales del dispositivo. La fuente de la presión del
agua puede semejarse al voltaje aplicado del drenaje a la fuente, el cual
establecerá un flujo de agua (electrones) desde el grifo o llave (fuente). La
"compuerta", por medio de una señal aplicada (potencial), controla el flujo del agua
(carga) hacia el "drenaje".
Las terminales del drenaje y la fuente están en los extremos opuestos del
canal-n, como se ilustra en la figura 5.2, debido a que la terminología se define
para el flujo de electrones.
Figura 5.3 Analogía hidráulica para el mecanismo de
control del JFET.
CIRCUITOS DE APLICACIÓN
En la figura 5.4 se ha aplicado un voltaje positivo
VDS y
a través del canal y
la compuerta se ha conectado en forma directa a la fuente para establecer la
condición
VGS
= 0 V. El resultado es que las terminales de compuerta y fuente se
hallan al mismo potencial y hay una región de agotamiento en el extremo inferior
de cada material
p,
semejante a la distribución de las condiciones sin polarización
de la figura 5.2. En el instante que el voltaje vDD ( = VDS) se aplica, los electrones
serán atraídos hacia la terminal de drenaje, estableciendo la corriente
convencional ID con la dirección definida de la figura 5.4. La trayectoria del flujo de
carga revela con claridad que las comentes de fuente y drenaje son equivalentes
(
ID
=
Is).
Bajo las condiciones que aparecen en la figura 5.4, el flujo de carga es
relativamente permitido y limitado únicamente por la resistencia del canal-n entre
el drenaje y la fuente.
Figura 5.4 JFET en la región VGS = 0 V y VDS > 0 V.
Es importante observar que la región de agotamiento es más ancha cerca
del extremo superior de ambos materiales tipo
p.
La razón para el cambio en la anchura de la región se puede describir mejor
con la ayuda de la figura 5.5. Suponiendo una resistencia uniforme en el canal-n,
la resistencia del canal puede dividirse en las partes que aparecen en la figura 5.5.
La corriente
ID
establecerá los niveles de voltaje a través del canal, como se
indica en la misma figura.
El resultado es que la región superior del material tipo
p
estará
inversamente polarizada alrededor de los 1.5 V, con la región inferior
inversamente polarizada sólo en los 0.5 V. Recuérdese, la explicación de la
operación del diodo, que cuanto mayor sea la polarización inversa aplicada, mayor
será la anchura de la región de agotamiento, de aquí la distribución de la región de
agotamiento que se muestra en la figura 5.5. El hecho de que la unión
p-n
esté
inversamente polarizada en la longitud del canal da por resultado una corriente de
compuerta de cero amperes, como se ilustra en la misma figura. El hecho que iG =
O A es una importante característica del JFET.
Figura 5.5 Variación de los potenciales de polarización inversa a través de la
unión p-n de un JFET de canal n.
En cuanto el voltaje
VDS
se incrementa de O a unos cuantos voltios, la
corriente aumentará según se determina por la ley de Ohm, y la gráfica de
ID
contra
VDS
aparecerá como se ilustra en la figura 5.6.
La relativa linealidad de la gráfica revela que para la región de valores
inferiores de VDS la resistencia es esencialmente una constante. A medida que
VDS
se incrementa y se aproxima a un nivel denominado como
Vp
en la figura
5.6, las regiones de agotamiento de la figura 5.4 se ampliarán, ocasionando una
notable reducción en la anchura del canal.
La reducida trayectoria de conducción causa que la resistencia se
incremente, y provoca la curva en la gráfica de la figura 5.6. Cuanto más horizontal
sea la curva, más grande será la resistencia, lo que sugiere que la resistencia se
aproxima a "infinitos" ohmios en la región horizontal. Si
VDS
se incrementa hasta
un nivel donde parezca que las dos regiones de agotamiento se "tocarían", como
se ilustra en la figura 5.7, se tendría una condición denominada como
estrechamiento
(pinch-off). El nivel de
VDS
que establece esta condición se
conoce como el voltaje dé estrechamiento y se denota por Vp, como se muestra
en la figura 5.6. En realidad, el término "estrechamiento" es un nombre
inapropiado en cuanto a que sugiere que la corriente
iD
disminuye, al estrecharse
el canal, a 0 A. Sin embargo, como se muestra en la figura 5.6, es poco probable
que ocurra este caso, ya que ID mantiene un nivel de saturación definido como
IDSS
en la figura 5.6. En realidad existe todavía un canal muy pequeño, con una
corriente de muy alta densidad.
El hecho de que
ID
no caiga por el estrechamiento y mantenga el nivel de
saturación indicado en la figura 5.6 se verifica por el siguiente hecho: la ausencia
de una corriente de drenaje eliminaría la posibilidad de diferentes niveles de
potencial a través del canal de material n, para establecer los niveles de variación
de polarización inversa a lo largo de la unión
p-n.
El resultado sería una pérdida de
la distribución de la región de agotamiento, que ocasiona en primer lugar el
estrechamiento.
Figura 5.6 ID contra VDS para VGS =
0 V.
Figura 5.7 Estrechamiento (VGS = 0 V, VDS = Vp).
de una corriente de drenaje eliminaría la posibilidad de diferentes niveles de
potencial a través del canal de material n, para establecer los niveles de variación
de polarización inversa a lo largo de la unión
p-n.
El resultado sería una pérdida de
la distribución de la región de agotamiento, que ocasiona en primer lugar el
estrechamiento.
Figura 5.6 ID contra VDS para VGS =
0 V.
Figura 5.7 Estrechamiento (VGS = 0 V, VDS = Vp).
A medida que
VDs
incrementa su valor más allá de
Vp,
la región de
estrechamiento cutre las dos regiones de agotamiento aumentará en longitud a lo
largo del canal, pero el nivel de
ID
continúa siendo fundamentalmente el mismo.
Por tanto, esencialmente, una vez que VDS > Vp el JFET posee las características
de una fuente de corriente. Como se muestra en la figura 5.8, la corriente está fija
en
ID
=
IDSS
, pero el voltaje
VDS y
(para niveles >
Vp
) se determina por la carga
aplicada.
La elección de la notación para
IDSS
se deriva del hecho de que es la
corriente de drenaje a fuente con una conexión en corto circuito de la compuerta a
la fuente.
A medida que continuemos investigando las características del dispositivo
hallaremos que: Idss es la máxima corriente de drenaje, para un JFET y se define
por las condiciones VGS
=0Vy
VDS
>
Vp
. Nótese en la figura 5.6 que
VGS
=O
V para la longitud total de la curva.
Los breves párrafos siguientes describirán cómo se afectan las
características de la figura 5.6 a causa de los cambios en el nivel de VGS.
A medida que
VDs
incrementa su valor más allá de
Vp,
la región de
estrechamiento cutre las dos regiones de agotamiento aumentará en longitud a lo
largo del canal, pero el nivel de
ID
continúa siendo fundamentalmente el mismo.
Por tanto, esencialmente, una vez que VDS > Vp el JFET posee las características
de una fuente de corriente. Como se muestra en la figura 5.8, la corriente está fija
en
ID
=
IDSS
, pero el voltaje
VDS y
(para niveles >
Vp
) se determina por la carga
aplicada.
La elección de la notación para
IDSS
se deriva del hecho de que es la
corriente de drenaje a fuente con una conexión en corto circuito de la compuerta a
la fuente.
A medida que continuemos investigando las características del dispositivo
hallaremos que: Idss es la máxima corriente de drenaje, para un JFET y se define
por las condiciones VGS
=0Vy
VDS
>
Vp
. Nótese en la figura 5.6 que
VGS
=O
V para la longitud total de la curva.
Los breves párrafos siguientes describirán cómo se afectan las
características de la figura 5.6 a causa de los cambios en el nivel de VGS.
Figura 5.8 Fuente de corriente equivalente para VGS = 0 V, VDS > Vp .VGS <
ov
El voltaje de la compuerta a la fuente, que se denota como
VGS
es el
voltaje de control del JFET. Del mismo modo que fueron establecidas varias
curvas de
IC
contra
VCE
para diferentes niveles de
IB
para el transistor BJT,
pueden desarrollarse curvas de
ID
contra
VDS
para varios niveles de
VGS
para el
JFET. Para el dispositivo de canal
n
el voltaje de control
VGS
se hace más y más
negativo con respecto a. su nivel de
VGS
= O V. En otras palabras, la terminal de
compuerta se situará en niveles de potencia cada vez más bajos en comparación
con la fuente.
En la figura 5.9 se ha aplicado un voltaje negativo de -1 V entre las
terminales de compuerta y fuente para un nivel bajo de
VDS.
El efecto de la polarización negativa aplicada
VGS
es el de establecer
regiones de agotamiento semejantes a las obtenidas con
Vgs
= 0 V pero a
menores niveles de VDS. Por lo tanto, el resultado de aplicar una polarización
negativa a la compuerta es el de alcanzar el nivel de saturación a un nivel menor
de VDS, como se ilustra en la figura 5.10 para VGS = -1 V.
El nivel de saturación resultante para ID se ha reducido y de hecho
continuará disminuyendo en tanto
VGS
continúe haciéndose más y más negativo.
Eventualmente, cuando
vGS = -Vp, VGS,
será lo suficientemente negativo
para establecer un nivel de saturación que es esencialmente de O mA, y para
todos los fines prácticos el dispositivo se habrá "apagado". En resumen:
El nivel de vGS que resulta en ID =
0
mA se define por VGS
=
Vp, siendo Vp, un
voltaje negativo para dispositivos de canal n y un voltaje positivo para JFETs de
canal-p.
Figura 5.9 Aplicación de un voltaje negativo a la compuerta de un JFET.
En la mayoría de las hojas de especificaciones, el voltaje de estrechamiento
se especifica como
VGS
(apagado), en lugar de
Vp,
Se revisará una hoja de
especificaciones posteriormente en el capítulo, cuando se hayan introducido los
elementos principales de interés.
CARACTERÍSTICAS DE AMPLIFICADORES
Una de las características mas importantes del FET es su alta impedancia
de entrada. En un nivel de I hasta varios cientos de mega Homs, este dispositivo
exceder con mucho los niveles típicos de resistencia de entrada de las
configuraciones con transistores BJT.
Una característica muy importante en el diseño de sistemas amplificadores
lineales de CA. Por otro lado, el transistor BJT tiene una sensibilidad mucho mayor
a los cambios en la señal aplicada.
En otras palabras, la variación en la corriente de salida es por lo general
mucho mayor para los BJT que para los FET, con el mismo cambio en el voltaje.
Por esta razón, las ganancias típicas de voltaje de CA para amplificadores BJT
son mucho mayores que para FET.
En general, los FET son mas estables con relación a la temperatura que los
BJT, y los FET son normalmente mas pequeños en construcción que los BJT,
haciéndolos particularmente útiles en circuitos integrados ( CI ). Sin embargo, las
características de construcción de algunos FET pueden hacerlos mas sensibles al
manejo que los BJT.
En este reporte se introducirán dos tipos de FET:
El transistor de efecto de campo de unión JFET.
El transistor de efecto de campo de metal-óxido-semiconductor MOSFET.
La categoría MOSFET se subdivide posteriormente en los tipos
decremental e incremental, que se describir n en su oportunidad.
El transistor MOSFET se ha convertido en uno de los mas importantes
dispositivos empleados en el diseño y construcción de circuitos integrados para
computadoras digitales.
Su estabilidad térmica y otras características generales lo han hecho
extremadamente popular en el diseño de circuitos de computadora. Sin embargo,
ya que es un elemento discreto en un típico encapsulado cilíndrico, debe
manejarse con cuidado.
QUE ES UN AMPLIFICADOR
Un amplificador es un circuito electrónico amplificador que se puede
conectar a un dispositivo de bajo nivel de salida tal como una cápsula de un
tocadiscos, o un micrófono, y producir un voltaje de salida mayor a una menor
impedancia, con la respuesta en frecuencia correcta. Las cápsulas de tocadiscos
necesitan tanto amplificación como ecualización de la respuesta en frecuencia.
Los micrófonos solo necesitas ecualización.
En la mayoría de la aplicaciones de audio, "preamplificado" es un termino
inapropiado y se refiere a un dispositivo llamado mas correctamente "amplificador
de control". Su propósito es proporcionar características tales como selector de
entrada, control de niveles, bucles de catete, y a veces una pequeña cantidad de
ganancia de etapa-de-line. Estas unidades no son preamplificadotes en el sentido
mas técnico de la palabra, aunque todo el mundo les llame así.
Cuando se introduce un segundo dispositivo con un rango de aplicaciones
semejante a otro presentado con anterioridad, existe una tendencia natural a
comparar algunas de las características generales de uno contra el otro.
Una de las características más importantes del FET es su
alta impedancia
de entrada. En un nivel de 1 hasta varios cientos de mega Homs, este dispositivo
excederá con mucho los niveles típicos de resistencia de entrada de las
configuraciones con transistores BJT, una característica muy importante en el
diseño de sistemas amplificadores lineales de ca.
Por otro lado, el transistor BJT tiene una sensibilidad mucho mayor a los
cambios en la señal aplicada. En otras palabras, la variación en la corriente de
salida es por lo general mucho mayor para los BJT que para los FET, con el
mismo cambio en el voltaje. Por esta razón, las ganancias típicas de voltaje de ca
para amplificadores BJT son mucho mayores que para FET.
En general los FET son más estables con relación a la temperatura que los
BJT, y los FET son normalmente más pequeños en construcción que los BJT,
haciéndolos particularmente útiles en
circuitos integrados (CI).
Sin embargo, las
características de construcción de algunos FET pueden hacerlos más sensibles al
manejo que los BJT.
.1 Generalidades
Los transistores más conocidos son los llamados bipolares (NPN y
PNP), llamados así porque la conducción tiene lugar gracias al
desplazamiento de portadores de dos polaridades (huecos positivos y
electrones negativos), y son de gran utilidad en gran número de
aplicaciones pero tienen ciertos inconvenientes, entre los que se
encuentra su impedancia de entrada bastante baja.
Existen unos dispositivos que eliminan este inconveniente en
particular y que pertenece a la familia de dispositivos en los que
existe un solo tipo de portador de cargas, y por tanto, son unipolares.
Se llama transistor de efecto campo.
El desempeño del transistor efecto de campo (FET) propuesto por W.
Shockley en 1952, es diferente del desempeño del BJT. El parámetro
de control para un FET es el voltaje en vez de la corriente.
Transistores de efecto de campo (FET)
El FET es un dispositivo unipolar, ya que la corriente existe tanto en
forma de electrones como de huecos. En un FET de canal n, la
corriente se debe a electrones, mientras que en un FET de canal p,
se debe a huecos. Ambos tipos de FET se controlan por un voltaje
entre la compuerta y la fuente.
Al comparar el FET con el BJT se aprecia que el drenaje (D) es
análogo al colector, en tanto que la fuente (S) es análoga al emisor.
Un tercer contacto, la compuerta (G), es análogo a la base. La fuente
y el drenaje de un FET se pueden intercambiar sin afectar la
operación del transistor.
Diferencias entre BJT y FET
BJT
Dispositivo controlado por I
Hay BTT tipos NPN y PNP
Es un transistor bipolar
Tiene impedancia de entrada baja
Menos estable a variación de T
FET
Dispositivo controlado por V
Hay FETs canal N y canal P
Es un transistor unipolar
Tiene alta impedancia de entrada
Más estable a variación de T
Los transistores FET y MOSFET se usan como amplificadores, donde
su característica más importante es su alta impedancia de entrada
por efecto de IG = 0.
Ventajas y desventajas del FET

Ventajas:
1. Son dispositivos sensibles a la tensión con alta impedancia de
entrada (107 a 1012 W).Ya que la impedancia de entrada es
mayor que la de los BJT, se prefieren los FET a los BJT para la
etapa de entrada a un amplificador multietapa.
2. Generan un nivel de ruido menor que los BJT.
3. Son mas estables con la temperatura que el BJT.
4. Se comportan como resistores variables controlados por tensión
para valores pequeños de tensión drenaje a fuente.
5. Puede ser utilizado como conmutador y como almacenador de
carga (Tao de entrada grande T=R.C).
6. Los FET de potencia pueden disipar una potencia mayor y
conmutar corrientes grandes.
7. Tamaño mucho mas pequeño que los bipolares.

Desventajas:
1. Exhiben una respuesta en frecuencia pobre debido a la alta
capacitancia de entrada.
2. Algunos tipos de FET presentan una linealidad muy pobre.
3. Se pueden dañar al manejarlos debido a la electricidad estática.
Tipos de FET
Se consideran tres tipos principales de FET:
1. FET de unión (JFET).
2. FET metal oxido semiconductor de empobrecimiento (MOSFET
de empobrecimiento).
3. FET metal oxido semiconductor de enriquecimiento (MOSFET de
enriquecimiento).
4. 9.2 Construcción y características del FET
5.
6. Un transistor de efecto campo (FET) típico está formado por una barrita de
material p ó n, llamada canal, rodeada en parte de su longitud por un collar del
otro tipo de material que forma con el canal una unión P-N. , los extremos del
canal se unen a terminales D(drain, drenaje) y S (Source, surtidor o fuente), el
cinturón se une al terminal G (Gate, compuerta).
7.
8.
9.
Construcción del FET
10.
Al aplicar voltaje entre D y S (VDS) se forma una corriente ID que
depende de la resistencia del canal, si se aplica un voltaje VGS negativo (G = -, S
= +) el diodo formado por el cinturón y el canal queda en inverso y no hay
corriente de compuerta (IG = 0) pero el voltaje negativo es G repele las cargas
negativas que pasan por el canal que aparece como un aumento de resistencia y
la corriente ID disminuye, haciendo mayor o menor la magnitud de VGS haremos
que ID disminuya o aumente, así se obtiene un control de ID, siendo la variable
de control del voltaje VGS.
11. En el FET la relación entre ID y VGS está dada por la ecuación de Schotkley: ID =
IDSS (1 - (VGS/VP))²
12. IDSS y VP son constantes características de cada tipo o referencia de transistor, se
obtienen en las hojas de especificaciones del fabricante.
13.
Volver
14.
9.5 Característica de transferencia del FET
15.
16.
Para el transistor BJT la corriente de salida IC y la
corriente de control IB se relacionaron por Beta, donde IC= f(IB)
= BIB.
17.
La constante es Beta y la variable de control es IB por lo
tanto hay una relación lineal entre IC e IB.
18.
19.
Para el transistor de efecto de campo la relación entre las
variables de entrada (VGS) y la variable de salida (ID) está dada
por la ecuación de Shockley:
20.
21.
22.
23.
24.
25.
Corriente del FET en función de VGS
26.
27.
28.
Características de transferencia para el FET
29.
30.9.6 Hojas de especificaciones
31.
32.Dependiendo de cada fabricante, se obtendrá una hoja de
especificaciones para cada dispositivo, la siguiente hoja nos presenta
las principales características que unl fabricante muestra para un FET
cualquiera.
33.
General Specifications
Referente 2Nxxxx
34.
N-Channel
X A field-effect transistor with the channel made of N-type
material.
N-Channel
A field-effect transistor with the channel made of N-type
material.
MOSFET
Operating
Mode
Your choices
are...
Depletion
X A MOSFET operating in depletion mode can have its channel
decreased or increased by an appropriate gate voltage.
Enhancement
V(BR)DSS
Search
Logic:
IDSS
Search Logic:
VGS(off)
Search Logic:
gfs
Search Logic:
rDS(on)
Search Logic:
PD
A MOSFET operating in enhancement mode
can only increased its channel by an appropriate gate voltage.
ValueDrain-source breakdown voltage is the maximum drain to
source voltage before breakdown with the gate grounded.
All matching products will have a value greater than or equal
to the specified value.
ValueDrain saturation current is the maximum drain saturation
current.
All matching products will have a value greater than or equal
to the specified value.
ValueGate-source cutoff voltage is the value of the gate - source
voltage (VGS) that makes the drain current (ID) to have a value
close to zero.
All matching products will have a value less than or equal to
the specified value.
ValueCommon-source forward transconductance.
User may specify either, both, or neither of the "At Least" and
"No More Than" values. Products returned as matches will
meet all specified criteria.
ValueOhmic resistance of the channel is the current through an FET
has to pass through a single type of semiconductor material.
There is very little resistance in the absence of an electric field
(no bias voltage). The drain-source resistance (rDS(on)) is
between a few hundred ohms to less than an ohm.
All matching products will have a value less than or equal to
the specified value.
ValueThe power dissipation is the total power consumption of the
device. It is generally expressed in watts or milliwatts. When a
transistor conducts current between collector and emitter, it
also drops voltage between those two points. At any given
time, the power dissipated by a transistor is equal to the
product of collector current and collector-emitter voltage. Just
like resistors, transistors are rated in terms of how many watts
they can safely dissipate without sustaining damage. High
temperature is the mortal enemy of all semiconductor devices,
and bipolar transistors tend to be more susceptible to thermal
damage than most. Power ratings are always given in
reference to the temperature of ambient (surrounding) air.
When transistors are to be used in hotter-than-normal
environments, their power ratings must be derated to avoid a
shortened service life.
Search Logic:
TJ
All matching products will have a value less than or equal to
the specified value.
ValueThis is the full-required range of ambient operating
temperature of the junction.
35.
36. Tomado de
37. http://www.globalspec.com/specifications/spechelpall?name=ic_MOSFET&comp=357
0
38.
39.Volver