Download Práctica 3 Circuitos combinacionales I

Document related concepts

Función paridad wikipedia, lookup

Bit de paridad wikipedia, lookup

Sistema secuencial wikipedia, lookup

Decodificador wikipedia, lookup

Paridad de una permutación wikipedia, lookup

Transcript
Campus Ciudad de México
División de Ingeniería y Arquitectura
Departamento de Mecatrónica
MR2002.1 Laboratorio de automatismos
lógicos
Prof. Daniel Rodrigo Ramírez Rebollo
Práctica 3 Circuitos combinacionales I
Fecha: 1/Feb/2017
1. Objetivo de la práctica
El alumno será capaz de diseñar y construir circuitos lógicos combinacionales usando los
pasos del diseño clásico, con el fin de comprobar sus resultados teóricos en forma
experimental y practicar el diseño y construcción de un circuito digital.
2. Material







2 Proto-boards*
1 dip-switch de 4 polos*
Circuitos TTL requeridos en el diseño desarrollado por los alumnos*
2 LEDS verdes, 2 LEDS ROJOS, 4 LEDS AMBAR y 1 LED de color distinto a los
anteriores.*
Resistencias de 330  suficientes, 4 resistencias de 1k *
Pinzas de corte, pinzas de punta y cable.*
1 fuente de poder triple
3. Pre-reporte
1) Respondan lo siguiente:
Definición de un circuito combinacional.
Un circuito combinacional es aquel cuyas salidas actuales dependen única y exclusivamente del
valor de las __________ (a. memorias / b. entradas) actuales.
n
CIRCUITO
COMBINACIONAL
m
Los valores de las m
salidas dependen
únicamente del valor
actual de las n entradas
Pasos del Diseño clásico
1. Entender el problema.
2. Definir las variables de _______ y de _______.
3. Establecer la relación entre las variables de entrada y de salida mediante una tabla de verdad.
4. Obtener las funciones de salida y simplificarlas.
5. Realizar el circuito lógico usando el menor número de compuertas.
2) Diseñen un circuito que indique si un número de 4 bits es primo o no. En caso de
serlo, deberá encender un LED de color verde; en caso de no serlo, deberá encender
un LED de color rojo. Muestren todos los pasos utilizados. Para la reducción de la
expresión booleana usen álgebra boleana exclusivamente. Determinen la cantidad
exacta de circuitos integrados que se requieren.
3) Diseñen un generador de paridad par para números de 2 bits. Representen el bit de
paridad como un LED de color diferente a los bits de datos (representen con LEDS
los bits de datos). Muestren todos los pasos utilizados en su diseño. Utilicen
únicamente álgebra booleana para la simplificación de sus expresiones booleanas.
Determinen la cantidad exacta de circuitos integrados que se requieren. No olviden
colocarles sus respectivas resistencias a los LEDs.
4) Diseñen un detector de paridad par para números de 2 bits (detector de errores) que
encienda un LED verde cuando el dato recibido esté correcto y que encienda un LED
rojo en caso de que se haya recibido con error. Utilicen únicamente álgebra booleana
para la simplificación de sus expresiones booleanas. Determinen la cantidad exacta de
circuitos integrados que se requieren.
5) Hagan los diagramas esquemáticos de los circuitos anteriores en Circuit Maker y
entréguenlos impresos como anexos en el pre-reporte 3.
4. Desarrollo (La actividad previa está descrita en el punto 2)
1. Junto con el material descrito al principio de la práctica, traigan los circuitos
integrados requeridos en todos sus diseños. Tomen en cuenta que deberán mostrar
todos sus circuitos funcionando “al mismo tiempo”.
2. Construyan los circuitos 2, 3 y 4 que diseñaron en su pre-reporte y comprueben su
funcionamiento. Es recomendable armarlos por etapas y tener puntos de prueba para
ir verificando su funcionamiento. Como actividad previa se revisará el armado del
circuito 2 y 3 del pre-reporte.E
3. Modifiquen el generador de paridad de tal forma que ahora a través de un switch se
pueda seleccionar si se generará paridad par o impar. Esto es, dependiendo del estado
del switch será el tipo de paridad que se generará. Entreguen junto con su reporte las
modificaciones hechas en circuit maker. NOTA: Las modificaciones deben ser
únicamente lógicas. TIP: No es necesario desarmar el circuito del punto anterior. E
4. Modifiquen el detector de paridad de tal forma que ahora a través de un switch se
pueda seleccionar si se configurará para detectar paridad par o impar. Esto es,
dependiendo del estado del switch será el tipo de paridad que se detectará. Entreguen
junto con su reporte las modificaciones hechas en circuit maker. NOTA: Las
modificaciones deben ser únicamente lógicas. TIP: No es necesario desarmar el
circuito anterior. E
5. Conecten el circuito del punto 3 con el del punto 4 y verifiquen su correcto
funcionamiento variando las combinaciones de datos enviados (configuren tanto
generador como receptor para usar paridad par y luego impar). Desconecten alguno
de los tres cables que comunican ambos circuitos y reporten qué sucede cuando se
tratan de transmitir los mismos datos. NOTA: Tomar en cuenta la explicación y
diagrama mostrado por el profesor. E
Campus Ciudad de México
División de Ingeniería y Arquitectura
Departamento de Mecatrónica
MR2002.1 Laboratorio de automatismos
lógicos
Prof. Daniel R. Ramírez Rebollo
Práctica 3 Circuitos combinacionales I
Fecha: 1/Feb /2017
Nombres y matrículas:
___________________________________________
___________________________________________
___________________________________________
5. Evaluación de trabajo presencial
Indicador de número primo
Es primo
No es primo
Comentarios:
A.P.
N.F.
Regular
F.
5 puntos
Manejo de paridad
Generador de paridad par
Detector de paridad par
Generador de paridad par/impar
Detector de paridad par/impar
Circuito de transmisión/recepción
Comentarios:
A.P.
N.F.
Regular
F.
-
25 puntos
Related documents
Práctica 2. Equivalencia de compuertas y Teoremas del álgebra
Práctica 2. Equivalencia de compuertas y Teoremas del álgebra