Download Introducción_pdf - Departamento de Electricidad y Electrónica

Máster Universitario
Básico de Investigación
en Tecnologías de la
Información y las
Comunicaciones
(ISSI)
Análisis y caracterización en Electrónica y
Comunicaciones –
Diseño de sistemas Electrónicos y de Comunicaciones
AC
DS
1. Simulación de procesos y dispositivos electrónicos
1. Diseño de circuitos electrónicos
2. Caracterización de dispositivos y circuitos electrónicos
2. Diseño de antenas y sistemas de radiocomunicaciones
3. Análisis de propagación de ondas en medios lineales y no lineales
3. Diseño de sistemas de comunicaciones ópticas
4. Caracterización de radiaciones electromagnéticas
4. Diseño de redes de comunicaciones ópticas
Denominación de la materia
ANÁLISIS Y CARACTERIZACIÓN EN ELECTRÓNICA Y COMUNICACIONES
(AC)
20 créditos ECTS, OPTATIVA
Resultados de aprendizaje
1. Ser capaz de realizar tareas de investigación en el área de análisis y caracterización en electrónica y comunicaciones.
2. Ser capaz de buscar y utilizar bibliografía básica para análisis y caracterización en electrónica y comunicaciones.
3. Utilizar correctamente software específico para analizar y caracterizar sistemas electrónicos y de comunicaciones.
4. Programar herramientas software de análisis y caracterización de sistemas electrónicos y de comunicaciones.
5. Comprender los retos tecnológicos planteados en el International Technology Roadmap for Semiconductors. (http://www.itrs.net)
6. Simular procesos tecnológicos en circuitos integrados.
7. Saber correlacionar la influencia de los procesos tecnológicos en las prestaciones de los dispositivos.
8. Emplear correctamente instrumentos de medida para caracterizar sistemas electrónicos y emisiones radioeléctricas.
9. Ser capaz de extraer los parámetros que caracterizan las prestaciones de materiales, dispositivos y circuitos electrónicos.
10. Ser capaz de utilizar técnicas matemáticas avanzadas y métodos numéricos para resolver problemas de
propagación e interacción de campos electromagnéticos.
11. Conocer los estándares de seguridad radioeléctrica y los efectos biológicos de las radiaciones.
12. Valorar la importancia de la seguridad radioeléctrica y el control de la exposición.
13. Escribir artículos técnicos correctos, describiendo y argumentando los resultados obtenidos.
14. Exponer eficazmente resultados de investigación.
15. Evaluar crítica y constructivamente los resultados de investigación, los artículos y exposiciones de otros.
Breve descripción de contenidos
(AC)
Simulación de Procesos y Dispositivos Electrónicos
1. Tecnologías para nanoelectrónica.
2. Métodos atomísticos de simulación de materiales y procesos tecnológicos.
3. Métodos de simulación continua de procesos y dispositivos.
4. Parámetros de optimización de procesos y dispositivos.
Caracterización de Dispositivos y Circuitos Electrónicos
1. Instrumentación electrónica para la caracterización de materiales, dispositivos y circuitos electrónicos.
2. Técnicas de caracterización eléctrica de materiales, estructuras y dispositivos electrónicos.
3. Técnicas de análisis de la respuesta en frecuencia de dispositivos electrónicos.
4. Técnicas de medida y extracción de parámetros de circuitos electrónicos.
Análisis de Propagación de Ondas en Medios Lineales y No Lineales
1. Método de las funciones de Green. Aplicaciones.
2. Técnicas asintóticas y continuación analítica. Aplicaciones.
3. Propagación en medios no lineales. Técnicas de análisis y aplicaciones.
Caracterización de Radiaciones Electromagnéticas
1. Efectos biológicos de los campos electromagnéticos (mecanismos de interacción y modelos matemáticos).
2. Predicción y medición de campos (cálculo de la exposición, e instrumentación y metodología).
3. Estándares de seguridad nacionales e internacionales.
Denominación de la materia
DISEÑO DE SISTEMAS ELECTRÓNICOS Y DE COMUNICACIONES
(DS)
20 créditos ECTS, OPTATIVA
Resultados de aprendizaje:
1. Ser capaz de realizar tareas de investigación en el área de diseño en electrónica y comunicaciones.
2. Ser capaz de buscar y utilizar bibliografía básica para diseño en electrónica y comunicaciones.
3. Utilizar correctamente software específico para diseñar sistemas electrónicos y de comunicaciones.
4. Programar herramientas software de diseño de sistemas electrónicos y de comunicaciones.
5. Conocer y ser capaz de programar y utilizar los principales métodos de diseño de antenas de radiocomunicaciones.
6. Ser capaz de identificar y optimizar los parámetros críticos de circuitos integrados específicos.
7. Evaluar las características de distintos sistemas de radiocomunicaciones.
8. Diseñar y optimizar sistemas de comunicaciones por fibra óptica, prestando especial atención a los estándares de la ITU-T * y del IEEE relacionados con la capa física
de los sistemas de comunicaciones ópticas, al impacto de la dispersión y los efectos no lineales y de las
modulaciones empleadas.
9. Diseñar redes de comunicaciones ópticas de acceso y de transporte dado un objetivo de diseño y un conjunto de restricciones.
10. Evaluar las prestaciones de redes de comunicaciones ópticas de acceso y de transporte mediante métodos analíticos y de simulación.
11. Escribir informes y artículos técnicos correctos, describiendo y argumentando los resultados obtenidos.
12. Exponer eficazmente resultados de investigación.
13. Evaluar crítica y constructivamente los resultados de investigación, los artículos y exposiciones de otros.
* International Telecommunications Union (Telecommunications standard sector)
Breve descripción de contenidos
(DS)
Diseño de Circuitos Electrónicos
1. Metodología de diseño de circuitos integrados
2. Herramientas de diseño, test y simulación de circuitos
3. Bloques funcionales
4. Circuitos de alta frecuencia
Diseño de Antenas y Sistemas de Radiocomunicaciones
1. Métodos numéricos en el dominio del tiempo.
2. Métodos numéricos en el dominio de la frecuencia.
3. Aplicación al diseño de antenas y agrupaciones de antenas.
4. Sistemas de radiocomunicaciones (ej. MIMO, UWB, RFID).
Diseño de Sistemas de Comunicaciones Ópticas
1. Estándares de la ITU-T y el IEEE relacionados con las Comunicaciones Ópticas.
2. Dispersión y efectos no lineales en la fibra óptica.
3. Modulaciones avanzadas.
4. Introducción a los cristales fotónicos.
5. Aplicación al diseño de sistemas de comunicaciones ópticas.
Diseño de Redes de Comunicaciones Ópticas
1. Paradigmas de conmutación en redes ópticas: Conmutación óptica de circuitos, ráfagas y paquetes.
2. Redes ópticas híbridas.
3. Redes ópticas de acceso.
4. Técnicas de diseño y evaluación de prestaciones de redes.
5. TCP/IP sobre redes ópticas.
Procedimientos de evaluación de la adquisición de competencias y sistema de calificaciones
(Comunes)
La evaluación de la adquisición de competencias y sistema de calificaciones se basará en los siguientes tipos de pruebas o exámenes:
• Prueba oral o escrita
• Prueba práctica en el laboratorio
• Trabajos, herramientas software desarrolladas, artículos e informes realizados por el alumno o grupo de
trabajo
• Presentaciones orales de los trabajos
• Valoración de la actitud y participación del alumno en las actividades formativas
Se utilizará además la evaluación por pares para facilitar la adquisición de la competencia 12. Se
dispondrá de rúbricas (o matrices de valoración) en las que se especificarán los distintos criterios y niveles
de calidad, para facilitar la evaluación por pares.
PLANIFICACIÓN
ASIGNATURA IE :
MUI TIC CURSO 2013-2014
Introducción a la especialidad de Análisis y Diseño en
Electrónica y Comunicaciones
1 ECTS = 25 h
Distribución teórica:
10 horas presenciales = 0,4 ECTS :
a. Presentación en el aula: método de clase magistral (2 horas = 0,08 ECTS).
b. Seminarios, tutorías y evaluación: estudio de casos y aprendizaje colaborativo (8 horas = 0,32 ECTS).
15 horas no presenciales = 0,6 ECTS :
a. Trabajo individual: estudio, preparación y redacción de contribuciones sobre los casos de estudio (0,3 ECTS).
b. Trabajo en grupo: aprendizaje colaborativo, estudio de casos, método de proyectos (0.3 ECTS).
EVALUACIÓN - TABLA RESUMEN
Asistencia
Participación
Presentación especialidades
%
Coloquios especializados
%
5%
Apoyo a la elaboración del
TFM
Pruebas de
diversos tipos
Total
25%
40%
10%
20%
40%
5%
10%
20%
ANEXO I: PLAN DE TRABAJO DE LA ASIGNATURA
Denominación de la asignatura
INTRODUCCIÓN A LAS ESPECIALIDADES
Atención: El plan de trabajo que aquí se presenta es una planificación orientativa de la asignatura. Si bien el objetivo es
seguir lo más fielmente posible dicha planificación, no debe entenderse como algo totalmente cerrado e inflexible, sino
que puede modificarse y adaptarse si las circunstancias así lo requieren.
Sesión
presencial
Fecha/Horas
Actividad en la sesión
TSB SP11
Primera sesión de presentación de especialidad TSB
L 23 SEP
S1, SEM1
Otra información
y fechas límite
(16:00-18:00)
Evaluación
S2, SEM1
X 25 SEP
(16:00-18:00)
EC SP21
Primera sesión de presentación de especialidad EC
S3, SEM2
L 30 SEP
(16:00-18:00)
IST SP31
Primera sesión de presentación de especialidad IST
ISSI SP41
Primera sesión de presentación de especialidad ISSI
TSB CO11
Coloquio 1 de la especialidad TSB
Prueba de coloquio al final de
sesión
Coloquio 1 de la espe-
Prueba de coloquio al final de
X 02 OCT
S4, SEM2
(16:00-18:00)
S5, SEM3
S6, SEM3
L 07 OCT
(16:00-18:00)
X 09 OCT
EC CO21
(16:00-18:00)
cialidad EC
sesión
S7, SEM4
L14 OCT
(16:00-18:00)
IST CO31
Coloquio 1 de la especialidad IST
Prueba de coloquio al final de
sesión
S8, SEM4
X 16 OCT
(16:00-18:00)
ISSI CO41
Coloquio 1 de la especialidad ISSI
Prueba de coloquio al final de
sesión
S8, SEM5
L 21 OCT
(16:00-18:00)
TSB-EC-IST-ISSI Prueba
Prueba escrita de todas las especialidades
Prueba escrita
especialidades
S9, SEM10
L 25 NOV
(16:00-18:00)
TSB CO12
Coloquio 2 de la especialidad TSB
Prueba de coloquio al final de
sesión
S10,
SEM15
L 13 ENE
(16:00-18:00)
EC CO22
Coloquio 2 de la especialidad EC
Prueba de coloquio al final de
sesión
Segundo cuatrimestre
S11,
SEM1
M 11 FEB
(16:00-18:00)
IST CO32
Coloquio 2 de la especialidad IST
S12,
SEM2
M 18 FEB
(16:00-18:00)
SA1
Sesión de Apoyo a
Trabajos de Investigación 1
S13,
SEM3
M 25 FEB
(16:00-18:00)
ISSI CO42
Coloquio 2 de la especialidad ISSI
S14,
SEM4
M 04 MAR
(16:00-18:00)
SA2
Sesión de Apoyo a
Trabajos de Investigación 2
S15,
SEM5
M 11 MAR
(16:00-18:00)
IST CO33
Coloquio 3 de la especialidad IST
Prueba de coloquio
al final de sesión
S16,
SEM6
X 19 MAR
(16:00-18:00)
TSB CO13
Coloquio 3 de la especialidad TSB
Prueba de coloquio
al final de sesión
S17,
SEM7
X 26 MAR
(16:00-18:00)
EC CO23
Coloquio 3 de la especialidad EC
Prueba de coloquio
al final de sesión
S18,
SEM8
X 02 ABR
(16:00-18:00)
SA3
Sesión de Apoyo a
Trabajos de Investigación 3
Prueba de sesiones de apoyo a la
investigación
S19,
SEM9
X 09 ABR
(16:00-18:00)
ISSI CO43
Coloquio 3 de la especialidad ISSI
Prueba de coloquio
al final de sesión
Observaciones:
1.
Todo el material estará disponible en:
Prueba de coloquio
al final de sesión
Prueba de coloquio
al final de sesión
http://www.tel.uva.es/docencia/asignaturas.htm?controlador%28titulacion%29=P371&controlador%28asignatura%2
9=A51303
2.
Habrá control de asistencia a las sesiones que contribuye a un total de 30 % de la nota de la asignatura
3.
Las pruebas de los coloquios se realizaran al final de cada sesión y corresponderán al coloquio de este día.
Actividad de los alumnos:
 Asistir a las clases presenciales y a los tres seminarios.
 Todos los alumnos responderán a un cuestionario de evaluación sobre la clase de presentación.
 Igualmente, responderán a un cuestionario de evaluación sobre el tema de cada seminario.
La Electrónica del siglo XXI 1
 La palabra clave del desarrollo de la Electrónica ha sido el “escalado”.
El escalado ha posibilitado mejoras en :
Table A Improvement Trends for ICs Enabled by Feature Scaling
TREND
Integration Level
EXAMPLE
Components/chip, Moore’s Law (The number of components per chip doubles roughly every 24 months)
Cost per function
Microprocessor throughput
Laptop or cell phone battery life
Small and light-weight products
Nonvolatile memory, imager
Cost
Speed
Power
Compactness
Functionality
 Estas mejoras se han conseguido por grandes inversiones en I+D.
1
ITRS (International Technology Roadmap for Semiconductors -2011)
 Sin embargo, en torno a 2.001, se ha alcanzado cotas de integración casi límites en la tecnología CMOS (Longitudes de canal menores que 9 nm, por ejemplo). Se considera muy complejo y oneroso seguir este camino.
 El camino es ampliar el espectro de dispositivos incorporando nuevas tecnologías
(Spintrónica , basada en la Magnetorresistencia Gigante , por ejemplo)
 Y la reducción de dimensiones y el incremento del número de dispositivos no es el único reto. Hay que incorporar a ellos la optimización de parámetros del diseño y de la tecnología
para poder seguir optimizando el “coste por función” y las características de los dispositivos.
 De modo que en el próximo futuro convivirán diseños “clásicos” CMOS en los que la capacidad operativa del sistema se integra en un mismo chip (SoC) con otros No-CMOS en los
que diversas tecnologías comparten una misma cápsula (SiP).
 Ambos tipos de circuitos deben ser complementarios, con intensas relaciones entre ellos de
modo que pueden compartir filosofías de diseño e incluso tecnología, en las que los SiP serán pioneros. Esto requiere el desarrollo de campos interdisciplinarios como la nanoelectrónica, la nano-termomecánica, la nano-biología …
 Esto se representa en la figura siguiente que agrupa el desarrollo futuro y combinado de
SoC y SiP. Su título pretende hacer notar que mientras una de las partes está regida por la
ley de Moore (Más Moore), otra no (Más que Moore)
 El eje vertical considera el escalado tradicional (Más de Moore), en dos aspectos
o Escalado Geométrico (Campo constante) que modifica dimensiones horizontales y
verticales para mejorar la densidad (coste por función) y las características (velocidad, potencia) y la fiabilidad.
o Escalado equivalente , que añade al escalado geométrico mejoras a través de otros
escalados no geométricos y la incorporación de nuevos procesos y materiales, e incluso de nuevas técnicas y nueva tecnología.
 El eje horizontal incorpora la diversificación funcional incorporando a los dispositivos funciones que no siguen la ley de Moore, pero que aportan al usuario final, indudablemente, un
valor añadido. Este nuevo espacio funcional permite que funciones no digitales (R.F., control de potencia, sensores, actuadores …), típicamente desarrolladas en sistemas “aparte”,
puedan ser integradas en SoC o SiP
 Se espera que el el porcentaje de desarrollos “Más que Moore” se incremente en los próximos años.
 Actualmente todos los circuitos integrados CMOS abarcan el 75% del consumo de semiconductores del mundo. Y gran parte de su tecnología es usada actualmente para otro tipos
de sistemas: Semiconductores compuestos, dispositivos discretos y ópticos y MEMS.
GRANDES RETOS:
 La industria comienza a vislumbrar los límites teóricos del escalado de CMOS . No obstante quedan retos importantes en dominios como: Nuevos materiales, estructuras no planares,
corrientes de fugas en las uniones, incremento de integración de CMOS en SoC y SiP.
 Los retos más importantes para la industria se pueden catalogar en dos grupos
o Mejora de características
o Coste real de la producción.
 En lo que sigue comentaremos algunos aspectos de estos retos que tendrán que ser resueltos
a corto plazo.
MEJORA DE LAS CARACTERISTICAS:





Reducción del espesor del óxido . Es, quizás, el reto más importante que afecta a
dispositivos y sus “consecuencias”, por ejemplo memorias. La solución más adecuada apunta a el uso de dieléctricos de alta permitividad.
La tecnología planar de los CMOS requiere una importante impurificación del canal
para controlar los efectos de acortamiento del mismo y el valor del potencial umbral.
Esto implica degradación de la movilidad y mayor consumo de potencia. Las soluciones deberán ir a nuevas arquitecturas del dispositivo, como por ejemplo transistores de doble puerta.
Los retos afectan al escalado de sistemas, como las memorias, donde se desarrollarán nuevos tipos de células. Por ejemplo silicio/oxido/nitruro/oxido/silicio (SONOS),
RAM ferroeléctricas (Fe RAM), RAM magnéticas(MRAM) etc. Y sobre todo las
memorias Flash.
Los retos también existen en circuitos analógicos y mixtos (AMS), como los usados
en RF. En este terreno se requerirán cambios en materiales y en estructura de los
dispositivos para poder mantener y mejorar las características de una forma permanente.
Los nuevos materiales serán los dieléctricos de alta-k, hetero-estructuras (materiales
“incustrados” ) y electrodos metálicos en la puerta.



Por otro lado, las nuevas estructuras de los dispositivos son diferentes de las del
CMOS “clásico” lo que implica: a) Variación en la tecnología y b) renovación en el
diseño (y simulación) de los circuitos, con particular atención al aislamiento eléctrico
de señales, ruido … si se quiere una buena operación de los circuitos analógicodigitales.
La reducción de dimensiones afecta, también, a los procesos tecnológicos, como la
litografía : Las actuales dimensiones del ancho de línea (1/2 pitch de 32 y 22 nm)
exige instrumentación y procesado de imagen de buenas características. Igualmente
ocurre con la fabricación de máscaras y con las resinas y ataque de las mismas a utilizar (rizado del contorno de línea -LER).
En el futuro inmediato será necesario un importante esfuerzo en modelización para
ordenador, tanto en lo que toca a Dispositivos y Sistemas (H.F, principalmente) como a los procesos básicos (Front-End-Process) para nanoestructuras
COSTE REAL DE FABRICACIÓN
Los principales retos para mantener el coste / función se sitúan en los siguientes
campos:









El diseño es cada vez más complejo: Cada ciclo tecnológico dobla el número de dispositivos. Mantener la productividad del diseño es deseable. Por otro lado, la complejidad creciente no debería incidir sobre el coste de producción.
Mejora de los métodos de test. La detección de fallos y defectos debe seguir el camino de la reducción de dimensiones, entre otras cosas, para poder incrementar el
rendimiento de fabricación.
El rendimiento de fabricación también es sensible a otros procesos: Defectos en la
definición de motivos en litografía, proximidad del chip al borde biselado de la
oblea, etc…
Diseño de fábricas versátiles, capaces de responder rápidamente a los cambios de
mercado. Se desarrollarán modelos de factorías para la mejora de las fábricas en este
sentido
Mejora en la relación coste/tiempo. Tal es el caso del próximo incremento del diámetro de las obleas, que ha pasado abandonado los 300 mm, encontrándose en desarrollo obleas de 450. Este cambio deberá producir una reducción del 30% en el coste del chip y un 50% en el tiempo de producción. En esta línea puede incluirse, también, la eficiencia del test de rechazo de obleas no procesables.
Optimización del coste/calidad en temas de encapsulado. Nuevas estructuras, como
el encapsulado en 3D , nuevos materiales , quizás en la línea de los actuales nanomateriales, son oportunidades de mejora en esta línea.
Integración de dispositivos “off-chip” en el sistema, de modo que puedan ser fabricados o “incustrados” en él durante el mismo proceso de producción generarán,
indudablemente reducción de costes. Normalmente será preciso recurrir a nuevos
materiales para este proceso (dieléctricos de alta k , para condensadores; película
delgada para resistencias y materiales de alta  para inductores, en el caso de RF …)
El respeto a las normas de medio-ambiente, seguridad, salud , “sostenibilidad “de
los recursos, etc … es imprescindible y producirá incrementos de coste
El control de calidad de la oblea y de los sistemas producidos deberá ser optimizado. Entre otras cosas, mejorando los sensores y desarrollando nuevos, los procesos de
calibración y el procesado (estadístico) de los datos. Esto debe incluir también la
medida de las “peculiaridades” de los nuevos materiales y estructuras y de cualquier
otra fase del proceso de fabricación (litografía incluida).
Las Comunicaciones en el siglo XXI
CARACTERISTICAS Y PERSPECTIVAS
 Las comunicaciones han experimentado un profundo desarrollo en los últimos treinta años.
Como con tantas otras “tecnologías” ello ha sido posible por la popularización de sus productos.
 Esto implica un reto constante de mejora de los productos y un abaratamiento en su coste.
Ambas características marcan el desarrollo y la producción.
 Las comunicaciones son, básicamente, el proceso y transmisión de señales que soportan una
información. Hasta el presente esto ha podido ser realizado con el apoyo de la Electrónica y
de la gestión de las ondas electromagnéticas, como núcleos básicos.
 El tratamiento de señal es, hoy en día y básicamente, digital allí donde pueda serlo. Las
interfaces con el ser humano son analógicas, lo que implica la necesidad de conversores. Los
circuitos electrónicos de comunicaciones son de Radio Frecuencia Analógicos/Mixtos
(AMS)
 La transmisión inalámbrica de las ondas electromagnéticas incluyen dos aspectos: Propagación en el espacio libre y propagación en medios “guiados”
 La propagación en el espacio libre implica el uso de antenas. La difusión es libre.
 La propagación en medios guiados se realiza en guías de onda . de ellas las más efectivas y
de mayor proyección son las guía ópticas, que pueden organizarse en redes.
ELECTRONICA DE COMUNICACIONES
Presentación:


Una de las mayores aplicaciones de los dispositivos y circuitos semiconductores son las asociadas a la Radio Frecuencia y a los llamados Circuitos Analógicos/Mixtos. Estas aplicaciones incluyen: Telefonía Móvil, Redes Inalámbricas de Área Local (WLAN) Redes
Inalámbricas de Área Personal (PAN) , Sistemas de Fase de R.F. y otras aplicaciones de
comunicaciones inalámbricas, radar y aplicaciones de imagen que trabajan en la gama de 0,8
a 100 GHz.
Los circuitos sobre los que reposan estas aplicaciones y que, por lo tanto, cabe esperar que
se desarrollen en un futuro próximo se pueden clasificar en :
o 1.- Circuitos AMS (incluyendo los Convertidores AD y DA)
o 2.- Transmisión en R.F. incluyendo amplificadores de bajo ruido (LNA´s), sintetizadores de frecuencia, Osciladores controlados por tensión (VCO), Amplificadores de
señal y filtros.
o 3.- Amplificadores de potencia.



El desarrollo de las comunicaciones inalámbricas reposa en varios factores. Los más importantes son: Coste, ampliación de las bandas de frecuencia, consumo de potencia, funcionalidad, tamaño de las unidades móviles y volumen de producción.
Las tecnologías empleadas en estos tipos de circuitos son varias:
o Para las bandas de baja frecuencia (0,8 a 10 GHz) se usan tecnologías “clásicas”,
como CMOS, Bipolar y Si-Ge, Sistemas on Chip , Elementos incustrados para los
componentes pasivos.
o Para las bandas milimétricas, la tecnología está centrada en los Semiconductores
III-V y estructuras basadas en HEMT.
En la figura adjunta se representa el espectro de aplicaciones de las comunicaciones inalámbricas y las tecnologías en las que se sustentan.
CDMA, code division multiple Access
DECT, digital European cordless telephone
GSM, global standard for mobile
LMDS, local multiple distributed services
PDC, passive data collection
UWB, ultra wideband
DCS, digital cellular service ; dichlorosilane.
GPS, global positioning system
ISM, inductor super magnetron
PCS, production cost savings; personal communication service
SAT TV, satellite television
WLAN, wideband local area network

En esta figura hemos de señalar que:
o Las tecnologías avanzan constantemente hacia frecuencias cada vez más altas
o Tradicionalmente las ondas milimétricas han estado copadas por tecnologías III-V. Pero en
este momento las tecnologías de Silicio y Si-Ge comienzan a alcanzar estas cotas
o De modo que una determinada frecuencia puede ser servida por varios tipos de dispositivos, entonces la elección de la tecnología está determinada por cuestiones de coste.
o En consecuencia, también, en el futuro no será la frecuencia la que establezca los límites,
sino otras características, por ejemplo: Figura de ruido, Potencia de salida, Eficiencia,
Linealidad…
o Y, además: En algunas aplicaciones coexisten diferentes tecnologías. Tal es el caso de los
transmisores celulares, los módulos de salida de PA´s, lo receptores milimétricos…
Retos importantes:

Circuitos CMOS de RF y AMS:
o La reducción de dimensiones implicará necesariamente una optimización del diseño
para disminuir las impedancias parásitas de las pistas de comunicación.
o La necesidad de bajo consumo limitará la disminución del espesor del óxido de
puerta en relación con la longitud de canal.
o La introducción de nuevos materiales, como los dieléctricos de alta permitividad y
las estructuras incrustadas, hacen difícil el pronóstico para el umbral y la corriente.
o Con la introducción de nuevas estructuras , como la doble puerta, requerirán estudios detallados para poder mantener la calidad de los dispositivos y su densidad de
integración. Las diferencias entre unos y otros contienen mejoras, pero también desventajas.
o No debe olvidarse que la modificación de estructuras y diseños viene acompañada de
incremento de coste.

Circuitos Bipolares de RF y AMS:
o Para dispositivos de alta frecuencia el primer reto consiste en proseguir el aumento
de la frecuencia de corte Ft (mediante perfiles verticales más agresivos) mientras
se mantiene el proceso de fabricación y los valores de la perforación de los dispositivos.
o El segundo reto consiste en poder establecer un adecuado control de las densidades
de corriente y potencia que se derivan de los mencionados perfiles verticales.
o Para los PA´s el principal reto consiste en mejorar el compromiso entre la frecuencia de corte Ft y el potencial de ruptura, para que el sistema sea útil en el control de
la potencia y de la tensión en competencia con las tecnologías alternativas.

Elementos pasivos (On Chip e incrustados)
o Los componentes pasivos (Resistencias, condensadores, transformadores …) contribuyen igualmente que los elementos activos a las características y cualidades de
los circuitos
o Por lo que respecta a los integrados “on Chip” hemos de señalar que, habitualmente
requieren procesos añadidos de tecnología y la incorporación de nuevos materiales.
Habitualmente hay un compromiso entre la mejora que aportan al comportamiento
del circuito y el coste añadido que requieren.
o En relación con los llamados “elementos pasivos incrustados” es de señalar que su
mayor reto está en la integración de los mismos junto al circuito principal, lo que
suele presentar problemas de encapsulado y de interconexión. Todo esto incrementa
la complejidad del sistema y, claro está, el precio.

Amplificadores de potencia: a) Sistemas móviles
o El principal reto de los amplificadores de los sistemas móviles consiste en continuar
incrementando su funcionalidad en términos de la frecuencia de operación y de la
modulación mientras continúan incrementando sus prestaciones a igual o inferior
precio. Este requerimiento se desarrolla en una amplia lista de posibilidades.
o Además de la mejora continua de las características “típicas de un amplificador de
potencia, hay que añadir los retos que presenta la evolución de la tecnología de las
baterías: En un futuro la tensión próxima a la descarga será más baja que actualmente. Los sistemas móviles tendrán que adaptarse a un amplio intervalo de tensión
de alimentación, ya sea autogenerando los niveles necesarios, ya sea incrementando
la corriente máxima de los dispositivos para que, con menor tensión, consigan mantener los mismos niveles de potencia.
o A mayores la tecnología de los sistemas móviles tiende a ir a los SiP y, además es
muy sensible al coste, de moda que su futuro es casi impredecible.

Amplificadores de potencia: b) Sistemas fijos
o El reto más importante actualmente, con carácter general, es la reducción de coste.
La tecnología LDMOS, que soporta el 95% del mercado, ha caído de un dólar/watio
a 0,30 dólares/vatio (y seguirá). La situación se agrava con el paso a encapsulados
plásticos (antes cerámicos) porque ahora el precio del chip representa una fracción
mayor .
o Por lo que respecta a la tecnología, el reto se sitúa en alcanzar mayores frecuencias
manteniendo (o incrementando) la eficiencia del dispositivo. El límite actual de la
tecnología LDMOS está en 3,7 GHz, donde también es competitivo el GaAs.
o También es necesario incrementar la eficiencia del amplificador (sin incrementar el
coste ni perder las características de linealidad). Una alternativa es el GaN.
o Finalmente deben incrementarse los niveles de integración. Esto es complicado para
la tecnología LDMOS, cuyos dispositivos se construyen sobre un sustrato P+, que
limita el comportamiento en frecuencia del dispositivo.

Ondas milimétricas
o Este rango de frecuencia está dominado por los semiconductores compuestos, principalmente III-V. Todos ellos se benefician de los avances de la tecnología del Silicio, salvando las diferencias oportunas, que no son pocas. Es decir, el primer reto es
adaptar la tecnología a las características de los semiconductores compuestos.
o Entre estos retos señalemos inicialmente la necesidad de migrar a obleas de espesor
en torno a las 0,002 pulgadas. Dada la fragilidad del GaAs y del InP, este objetivo es
un verdadero reto de cara al rendimiento de fabricación.
o En segundo lugar es necesario incrementar el diámetro de las obleas par incrementar la eficiencia de fabricación (y para aprovechar el equipamiento del Silicio): El
GaAs está dos generaciones detrás del Silicio y una/dos por delante del InP y SiC
respectivamente. El incremento en el diámetro supone, también, no incrementar los
defectos nativos de las obleas.
o Por lo que respecta a la tecnología de los dispositivos, cabe señalar los retos siguientes: a) Optimización de sustratos para líneas de baja impedancia en los circuitos de
guías de onda milimétricas – b) Mejorar las técnicas de evacuación de calor, especialmente para dispositivos de alta densidad de potencia, como son los de GaN y c)
Altos potenciales de ruptura – Estos requerimientos están más avanzados en GaAs
que en los otros semiconductores compuestos.