Download voltaje -donde depende

LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
LABORATORIO # 8
Realización: 16-06-2011
CIRCUITOS SECUENCIALES
1. OBJETIVOS
 Diseñar e implementar circuitos de aplicación empleando circuitos secuenciales.
 Implementar aplicaciones con contadores, registros de desplazamiento y circuitos
multivibradores.
2.- PARTE TEÓRICA
INTRODUCCIÓN
Un circuito combinacional es aquel sistema lógico cuya salida depende en todo momento de
los valores binarios que adopten las variables de entrada.
Un circuito secuencial es aquel cuya salida, es cualquier momento, depende no solo de la
entrada al circuito en ese instante determinado, sino también de la evolución(historia) que haya
experimentado anteriormente; es decir, de la secuencia de entradas a que estuvo sometido.
CIRCUITOS SECUENCIALES
Un circuito cuya salida depende no solo de la combinación de entrada, sino también de la historia
de las entradas anteriores se denomina Circuito Secuencial. La historia de las entradas
anteriores en un momento dado se encuentra resumida en el estado del circuito, el cual se
expresa en un conjunto de variables de estado.
El circuito secuencial debe ser capaz de mantener su estado durante algún tiempo, para ello se
hace necesario el uso de dispositivos de memoria. Los dispositivos de memoria utilizados en
circuitos secuenciales pueden ser tan sencillos como un simple retardador (inclusive, se puede
usar el retardo natural asociado a las compuertas lógicas) o tan complejos como un circuito
completo de memoria denominado multivibrador biestable o Flip Flop.
Como puede verse entonces, en los circuitos secuenciales entra un factor que no se había
considerado en los combinacionales, dicho factor es el tiempo. De hecho, los circuitos
secuenciales se clasifican de acuerdo a la manera como manejan el tiempo en circuitos
secuenciales síncronos y circuitos secuenciales asíncronos.
En un circuito secuencial asíncrono, los cambios de estado ocurren al ritmo natural marcado
por los retardos asociados a las compuertas lógicas utilizadas en su implementación, es decir,
estos circuitos no usan elementos especiales de memoria, pues se sirven de los retardos propios
(tiempos de propagación) de las compuertas lógicas usados en ellos. Esta manera de operar
puede ocasionar algunos problemas de funcionamiento, ya que estos retardos naturales no están
bajo el control del diseñador y además no son idénticos en cada compuerta lógica.
Los circuitos secuenciales síncronos, sólo permiten un cambio de estado en los intantes
marcados por una señal de sincronismo de tipo oscilatorio denominada reloj. Con ésto se
1
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
pueden evitar los problemas que tienen los circuitos asíncronos originados por cambios de
estado no uniformes en todo el circuito.
Un circuito secuencial puede entenderse simplemente como un circuito combinacional en el cual
las salidas dependen tanto de las entradas como de las salidas en instantes anteriores, esto
implica una retroalimentación de las salidas como se muestra en diagrama de la siguiente figura.
Entradas
Salidas
CIRCUITO
COMBINACIONAL
Latch
Un latch es un circuito electrónico usado para almacenar información en sistemas lógicos
asíncronos. Estos circuitos tiene dos estados estables (biestable) y es normalmente clasificado
en una categoría separada de los flip-flops. Los latches son similares a los flip-flops por que
ambos son circuitos biestables.
La diferencia principal entre los latches y flip-flops es en el método empleado para cambiar el
estado de su salida. Los lathes son circuitos asíncronos y los flip-flops circuitos síncronos.
Latch S-R
S
0
0
1
1
R Q(t+1) Observación
0
? Indeterminado
1
0
0
1
1 Q(t)
Sin cambio
Flip-flop
Los flip-flops son circuitos biestables síncronos, también son conocidos como multivibradores
biestables. En estos circuitos el termino síncronos significa que el estado de la salida cambia
en un instante especifico de la señal de entrada denominada reloj (CLK), por lo tanto los cambios
en la salida ocurren en sincronización con el reloj.
2
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
En los flip-flops su salida se realimenta a una de sus entradas, de modo que su estado siguiente
depende del estado actual de sus entradas y el estado de las salidas. Así, al analizar un flip-flop,
tomamos en cuenta sus entradas y su salida actual, o el estado (generalmente etiquetado Q(t)),
para determinar su estado siguiente (etiquetado generalmente Q(t+1)).
Clases de flip-flop
Estudiaremos tres tipos de flip-flop:
Flip-flop del SR,
flip-flop de D, y
flip-flop de JK.
Se definen como sigue:
Flip-flop SR
Entradas
S R CLK
0 0

0 1

1 0

1 1

Salida
Q(t+1) Observaciones
Q(t)
Sin cambio
0
1
? Indeterminado
Detector de transición de pulso
3
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
Flip-flop de D
Entradas
D
CLK
0

1

Salida
Q(t+1) Observaciones
0
RESET
1
SET
Flip-flop de JK
J
0
0
1
1
Entradas
K CLK
0

1

0

1

Salida
Q(t+1) Observaciones
Q(t)
Sin cambio
0
1
Complementar
Reloj
En la señal de reloj podemos distinguir las siguientes características
Flanco
ascendente
Flanco
descendente
ALTA
+ 5V
BAJA
GND
Flip-flops activo con flanco de subida
4
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
Flip-flops activo con flanco de bajada
Temporizador LM555
El temporizador 555 fue introducido en el mercado en el año 1972 por Signetics con el nombre:
SE555/NE555 y fue llamado "The IC Time Machine" (El Circuito Integrado Máquina del Tiempo).
La figura muestra un diagrama a bloques del mismo.
Astable con 555
5
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
La figura muestra la configuración de un oscilador con NE555. La base del funcionamiento del
circuito está en el capacitor C. El capacitor se carga a través de R1 y R2. A su vez, el mismo
capacitor se descarga a través de R2 y del transistor T.
Cuando el capacitor sube su voltaje a 0 < Vc< Vcc/3. El comparador C2 genera un 1 lógico en su
salida en tanto que el comparador C1 genera un 0 lógico en su salida. Así el FF-SR pasará al
estado “set” generando un voltaje Vcc en su salida Q. La salida Q’ generará en consecuencia
0[V] manteniendo al transistor en estado de apagado.
Cuando el capacitor sube su voltaje a Vcc/3 <Vc < 2Vcc/3. El comparador c2 genera un 0 lógico
en su salida en tanto que el comparador c1 genera un 0 lógico en su salida. Así el FF-SR pasará
al estado “memoria” generando un voltaje Vcc en su salida Q. La salida Q’ generará en
consecuencia 0V manteniendo al transistor en estado de apagado.
Cuando el capacitor sube su voltaje a Vcc ≥ 2Vcc/3. El comparador c2 genera un 0 lógico en su
salida en tanto que el comparador c1 genera un 1 lógico en su salida. Así el FF-SR pasará al
estado “reset” generando un voltaje 0[V] en su salida Q. La salida Q’ generará en consecuencia
Vcc encendiendo y saturando al transistor. A consecuencia, el capacitor C se descargará a
través de R2 y del transistor T.
Cuando el capacitor baja su voltaje a Vcc/3<Vc <2Vcc/3. El comparador c2 genera un 0 lógico en
su salida en tanto que el comparador c1 genera un 0 lógico en su salida. Así el FF-SR pasará al
estado “memoria” generando un voltaje 0[V] en su salida Q. La salida Q’ generará en
consecuencia Vcc manteniendo al transistor en estado de saturación. Así que el capacitor
continúa descargándose.
Cuando el capacitor baja su voltaje a 0 < Vc < Vcc/3. El comparador c2 genera un 1 lógico en su
salida en tanto que el comparador c1 genera un 0 lógico en su salida. Así el FF-SR pasará al
estado “set” generando un voltaje Vcc en su salida Q La salida Q’ generará en consecuencia 0[V]
manteniendo al transistor en estado de apagado. De esta forma el capacitor vuelve a cargarse: el
ciclo se repite.
Gráficas del astable
La figura 4 ilustra las curvas de carga y descarga del capacitor C así como la salida Q del FFSR.
La frecuencia de oscilación puede calcularse con la ecuación:
6
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
Monoestable con el LM555
El temporizador 555 puede también emplearse como un circuito multivibrador monoestable. La
siguiente figura muestra el 555 como multivibrador monoestable.
555 como multivibrador monoestable
Cuando la señal de entrada de disparo se hace negativa, dispara el monoestable con la salida en
la terminal 3 haciéndose esta alta durante un periodo
Talto  11
. RA C
El extremo negativo de la entrada de disparo causa que el comparador 2 dispare el flip-flop
colocando la salida de la terminal 3 en alto. El capacitor C se carga hasta V cc a través del resistor
RA. Durante el intervalo de carga, la salida permanece alta. Cuando el voltaje en el capacitor
alcanza el nivel de umbral de 2/3Vcc, el comparador 1 dispara el flip-flop colocando la salida en
bajo. El transistor de carga también va a conducción, ocasionando que el capacitor permanezca
en la vecindad de 0 V hasta un nuevo disparo.
7
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
La figura 4 muestra la señal de disparo en la entrada y la forma de onda de salida resultante para
el CI temporizador 555 operado como un monoestable. Los periodos para este circuito pueden
variar de microsegundos a varios segundos. Haciendo útil este CI en una amplia gama de
aplicaciones.
Señal de
disparo
La entrada dispara al
temporizador en el filo
negativo
Talto
Salida
Formas de onda de la señal de disparo y la salida del multivibrador monoestable
8
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
3.- PRE INFORME
1. Busque las hojas de datos de los componentes que utilizara en este laboratorio.
2. Investigue el funcionamiento del temporizador (timer) 555 y mencione para qué se utiliza.
3. ¿Qué son los modelos de circuitos Secuenciales?
4. ¿Qué son los Dispositivos de memoria?
5.¿De la definición de Latches?
6. ¿Defina termino Flip-Flops?
7. Analice el circuito de la figura 4.1, y grafique las formas de onda, y calcule la frecuencia de la
señal de salida en el pin 3.
(*)8. Analice el circuito de la figura 4.2, y grafique las formas de onda V out, y calcule la frecuencia
de la señal de salida Vo
Figura 4.1
Figura 4.2
(*)9.- Analizar el funcionamiento del circuito de la figura 4.2
(*)10. ¿Explique el funcionamiento del contador( figura 4.3) y como se trunca la secuencia? ¿Que
papel cumple la puerta NAND?
Figura 4.3
11.- Construir una tabla en la que se muestre la secuencia de las salidas Q0, Q1, Q2 y Q3(figura
4.3).
12.- Analice el funcionamiento del circuito de la figura 4.4
9
LABORATORIO
SISTEMAS DIGITALES I (LETN-601)
Ing. Jose Luis Apaza Gutierrez
Figura 4.4
(*)13.- Diseñe un circuito para controlar un motor paso a paso unipolar(sugerencia tome como
base el circuito de la figura 4.4)
(*)14.- Realice el diseño de un frecuencímetro.
15.- Realice la simulación en el programa PROTEUS de todos los circuitos diseñados.
(*) circuitos que se implementaran en laboratorio
4.- LABORATORIO
1.- Implemente los diseños elaborados en el pre informe y planee una adecuada presentación del
funcionamiento de los circuitos en el protoboard.
5.- INFORME
1.- Para todos los circuitos implementados en laboratorio realizar los esquemas eléctricos. Y
comprare los datos teóricos y prácticos.
6.- BIBLIOGRAFÍA




Fundamento de Electrónica Digital “Thomas L. Floyd”
Manual de prácticas de Electrónica Digital “Enrique Mandado Pérez, Juan José
Rodríguez Andina”
Sistemas Digitales “Ronald J. Tocci”
Diseño Digital “M. Morris Nano”
10