1
Download electrónica digital
Document related concepts
no text concepts found
Transcript
Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales ELECTRÓNICA DIGITAL Tema 11 Tecnologías digitales (1ª parte) Enrique Mandado Pérez Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CARACTERÍSTICAS GENERALES DE LOS CIRCUITOS DIGITALES CARACTERÍSTICAS DE UNA PUERTA LÓGICA • • • • • • • • • La cargabilidad de entrada (Fan-in) La cargabilidad de salida (Fan-out) La tensión umbral (Threshold voltage) El margen de ruido (Noise margin) La curva de inmunidad dinámica al ruido El tiempo de propagación medio (tpd) (Propagation delay) La tensión de alimentación VCC (Supply voltage) La corriente de alimentación ICC (Supply current) La potencia disipada (Power dissipation) que es el producto de VCC por ICC. • El producto de la potencia disipada por el retraso de propagación (Power-Delay Product). Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CARACTERÍSTICAS GENERALES DE LOS CIRCUITOS DIGITALES CARACTERÍSTICAS DE UNA PUERTA LÓGICA CARGABILIDAD DE SALIDA (FAN-OUT) Máximo número de puertas básicas que se pueden conectar a la salida de una sola puerta lógica. CARGABILIDAD DE ENTRADA (FAN-IN) Máximo número de entradas que puede tener una puerta lógica Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CARACTERÍSTICAS GENERALES DE LOS CIRCUITOS DIGITALES TENSIÓN UMBRAL (THRESHOLD VOLTAGE) Es, por definición, la tensión de entrada para la cual la salida de una puerta lógica inversora comienza a cambiar de nivel lógico. Para definirla se utiliza la curva de transferencia de una puerta lógica Vsalida N1 N2 1 1 -1 Ve1 Vs1 Ve2 Vs2 -1 Vs,0 max Vu,0 Margen de ruido en estado 0 Vu,1 Vs,1 min Margen de ruido en estado 1 Ventrada Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CARACTERÍSTICAS GENERALES DE LOS CIRCUITOS DIGITALES RETARDO O RETRASO DE PROPAGACIÓN (PROPAGATION DELAY TIME) Retardo de propagación de bajada tpdf Intervalo de tiempo que transcurre desde que cambia de nivel una variable de entrada hasta que se produce el cambio de la variable de salida del nivel 1 al 0 (Falling edge) provocado por ella. Retardo de propagación de subida tpdr Intervalo de tiempo que transcurre desde que cambia de nivel una variable de entrada hasta que se produce el cambio de la variable de salida del nivel 0 al 1 (Rise edge) provocado por ella. Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CARACTERÍSTICAS GENERALES DE LOS CIRCUITOS DIGITALES TENSIÓN DE ALIMENTACIÓN Tensión continua VCC que se debe aplicar a un circuito digital para que funcione correctamente. CORRIENTE DE ALIMENTACIÓN Corriente continua ICC que debe suministrar la fuente que genera la tensión VCC, cuando las variables de entrada están en un nivel lógico determinado. Se suele escoger el nivel que hace que el valor de ICC sea el máximo posible. Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CARACTERÍSTICAS GENERALES DE LOS CIRCUITOS DIGITALES POTENCIA DISIPADA Es la potencia disipada (Power dissipation) por una puerta lógica. Se define para un ciclo de trabajo del 50 %, es decir para la situación en la que la salida de la puerta está el mismo tiempo en nivel cero que en nivel uno. PRODUCTO POTENCIA DISIPADA-TIEMPO DE PROPAGACIÓN Como su nombre indica, es el producto de las dos características antes citadas. Constituye un factor de mérito de una determinada familia o tecnología de implementación de los circuitos lógicos. Cuanto menor es el valor de este parámetro, mejor es la técnica de implementación de la familia considerada. Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales TECNOLOGÍAS DIGITALES CIRCUITOS CON RELÉS • Suma lógica: Paralelo de contactos • Producto lógico: Serie de contactos • Inversión : Contacto inverso 3 1 6 4 5 2 Relé Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales TECNOLOGÍAS DIGITALES CIRCUITOS CON RELÉS • • • • • • SP: Single Pole DP: Double Pole ST: Single Through DT: Double Through NO: Normally Open NC: Normally Close SPST - NO SPST - NC SPDT DPST - NO DPST - NC DPDT Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES a +VCC b 0 c S = a+b+c (Lógica positiva) R PUERTAS LÓGICAS CON DIODOS 0V a +VCC b 0 c S = a·b·c (Lógica positiva) R +Vcc Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES PUERTAS LÓGICAS CON DIODOS +VCC +VCC PUERTA Y1 R1 PUERTA Y2 R1 a +VCC PUERTA O b 0 c S1 S2 R2 0V Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES INVERSOR CON RELÉ 1 a a Función inversión 3 1 6 4 5 2 Relé Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES PUERTA NOR CON DIODOS Y UN RELÉ a +VCC b 0 c 0V Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES INVERSOR CON TRANSISTOR BIPOLAR +VCC IC R2 R1 R3 S E C I Bn = cte B R1 +VCC 0 I B2 R2 I B1 A 0V I B0 = 0 VCE Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES COMPORTAMIENTO DE UN INVERSOR IMPLEMENTADO CON UN TRANSISTOR BIPOLAR +VCC +VCC R3 S E IC R1 I CS +VCC 0 t to 90% R2 10% t ts tr 0V t1 tb ta t2 Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES RELÉS ESTÁTICOS (STATIC RELAY) PUERTAS NAND Y NOR CON TRANSISTORES BIPOLARES -VCC +VCC R R a RC a R R b 0 -VCC RC b S=a+b+c R +VCC c 0 S=a+b+c R c RE RE 0V 0V +VBB Germanio Silicio Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales IMPLEMENTACIÓN DE LOS CIRCUITOS DIGITALES Circuito bloque (Relé estático) de la familia NORBIT (Cortesía de Philips) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIRCUITOS INTEGRADOS DIGITALES MONOLÍTICOS (CIDM) FUNDAMENTOS El progreso de la tecnología de fabricación de los semiconductores permitió, a mediados de la década de 1960, la difusión de varios componentes electrónicos en un único sustrato semiconductor. Se desarrolló así el «circuito integrado monolítico» (Monolithic Integrated Circuit), conocido como “Chip” y se inició el desarrollo de la Microelectrónica que es: Área de la Electrónica Aplicada dedicada al estudio de los métodos y procesos de implementación de los circuitos integrados monolíticos (CIDM). Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CLASIFICACIÓN DE LOS CIDM Circuitos Integrados Digitales Monolíticos (CIDM) Según la realización física Según el semiconductor utilizado CIDM Silicio Según la forma en que se realiza el diseño de los sistemas electrónicos digitales Según el número de dispositivos CIDM Arseniuro de Galio SSI Según el tipo de dispositivo CIDM Bipolar CIDM MOS Especificados por el usuario Según la función del circuito Según la metodología Totalmente a Medida MSI CIDM BICMOS Fija PMOS ULSI DTL NMOS TTL CMOS Según el campo de aplicación GLSI General Específica HTL Según la función ECL I2L Semimedida LSI VLSI RTL Normalizados Función Única Programable Celdas Normalizadas Según la arquitectura Matrices de Puertas Arquitectura Fija Según el tipo de sistemas Arquitectura Configurable Según la distribución de recursos Concentrados (PLDs) Multifuncional Combinacionales Distribuidos (FPGAs) Según la capacidad de expansión Expansibles No Expansibles Secuenciales Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CLASIFICACIÓN DE LOS CIDM SEGÚN LA FORMA DE IMPLEMENTACIÓN Clasificación de los CIDM según el número de dispositivos Nivel de integración Nº de transistores Nº de puertas Fecha aproximada Pequeña escala de integración (SSI) 10 a 100 1 a 10 1960 Mediana escala de integración (MSI) 100 a 1.000 10 a 100 1965 1.000 a 10.000 100 a 1.000 1970 Muy gran escala de integración (VLSI) 10.000 a 100.000 1.000 a 10.000 1978 Ultra gran escala de integración (ULSI) 100.000 a 1.000.000 10.000 a 100.000 1985 Giga gran escala de integración (GLSI) > 1.000.000 > 100.000 1995 Gran escala de integración (LSI) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CLASIFICACIÓN DE LOS CIDM SEGÚN LA FORMA DE IMPLEMENTACIÓN Evolución de la capacidad de integración ESCALA DE INTEGRACION MAXIMO Nº DE TRANSISTORES 1M GLSI 100K ULSI 10K VLSI 1K LSI MSI 100 SSI 10 1960 1970 1980 1990 Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CLASIFICACIÓN DE LOS CIDM SEGÚN LA FORMA DE IMPLEMENTACIÓN Evolución del tamaño del transistor y del área del CI AREA AREA DE SILICIO (mm²) TAMAÑO 10 10 1 1 0.1 1960 1970 1980 1990 TAMAÑO DE PUERTA (µm²) 100 100 Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CLASIFICACIÓN DE LOS CIDM SEGÚN LA FORMA DE IMPLEMENTACIÓN Evolución del tiempo de propagación y del coste de la puerta 100 1000 100 COSTE 10 10 1 1 0.1 0.1 1960 1970 1980 1990 TIEMPO DE PROPAGACION (ns) COSTE POR PUERTA (Euros. x 6x10-5) T. PROPAGACION 1000 Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CLASIFICACIÓN DE LOS CIDM SEGÚN LA FORMA DE IMPLEMENTACIÓN Circuito integrado LSI Circuito integrado VLSI Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CLASIFICACIÓN DE LOS CIDM DIGITALES SEGÚN LA FORMA DE IMPLEMENTACIÓN Clasificación según el tipo de dispositivos utilizados: - CIDM de Silicio - CIDM bipolares - CIDM MOS - CIDM BicMOS - CIDM de arseniuro de Galio Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO Primer circuito integrado digital monolítico (1965) Tecnología RTL (Resistor Transistor logic) Tipo de bloque funcional Puerta NOR de salida con carga pasiva en el colector Variable de salida con carga pasiva en el colector o en el drenador Variables de entrada +VCC Identificador del pin 1 RC S=a+b+c R R a R b Encapsulado (Package) Dual In Line (DIL) c Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO Tecnología DTL (Diode Transistor logic) (1967) Puerta NAND de salida con carga pasiva en el colector Tipo de bloque funcional +VCC Variables de entrada R1 R3 D1 a +VCC D2 b 0 D4 D5 S = a·b·c T D3 c R2 Nudo Variable de salida con carga pasiva en el colector o en el drenador Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO Tecnología TTL (Transistor Transistor logic) (1969) Puerta NAND de salida normal +VCC R1 4k R2 1k6 Tipo de bloque funcional R4 130 T3 +VCC a b c T2 Variables de entrada D1 T1 0 T4 R3 1k S = abc Variable de salida normal Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM DIGITALES BIPOLARES DE SILICIO Tecnología TTL de baja potencia (Low power) Puerta NAND de salida normal +VCC Tipo de bloque funcional R1 40k R2 20k R4 500 T3 +VCC a b T2 Variables de entrada D1 T1 0 T4 R3 12k S = ab Variable de salida normal Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM DIGITALES BIPOLARES DE SILICIO Tecnología TTL de gran velocidad (High speed) Puerta NAND de salida normal +VCC R1 2k8 R2 760 Tipo de bloque funcional R5 60 T5 T3 +VCC a b T2 Variables de entrada T1 0 T4 R3 470 R4 4k S = ab Variable de salida normal Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO Tecnología TTL Puerta NOR de salida normal +VCC R1 R5 R2 Tipo de bloque funcional R3 T3 T 2-1 T 2-2 Variables de entrada a +VCC 0 T 1-1 b T 1-2 T4 R3 S = a+b Variable de salida normal Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO Tecnología TTL Puerta NAND de colector abierto Tipo de bloque funcional +VCC R1 +VCC a b Variables de entrada R2 T2 T1 0 T3 R2 S Variable de salida de colector o drenador abierto Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO Tecnología TTL +VCC R1 R2 Puerta NAND de tres estados R3 T3 T4 +VCC a b T2 D1 T1 R4 0 S = ab & T5 +VCC R6 R5 R7 Entrada G (EN) de T6 Inhibición T7 T8 R8 EN Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO TECNOLOGIAS BIPOLARES NO SATURADAS Tecnología TTL Schottky Transistor Schottky Símbolo del transistor Schottky Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BIPOLARES DE SILICIO TECNOLOGIAS NO SATURADAS Tecnología TTL Schottky R1 R2 R6 Puerta NAND de salida normal T3 T4 +VCC a b T2 T1 R4 0 T5 R3 R5 T6 S Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TRANSISTOR MOS DE CANAL N Contactos metálicos Óxido grueso SiO2 Surtidor (Source) N N P Óxido SiO2 Canal Drenador (Drain) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TRANSISTOR MOS DE CANAL N POLARIZADO VD - + Puerta (Gate) VG - ID + Surtidor (Source) Drenador (Drain) N N P +VG Aislante Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO Transistores de canal P Transistores de canal N Tipos de transistores MOS de canal P y canal N Curvas ID-VG -VG ID Transistores empobrecidos (Depletion) +VG -I D Tensión de umbral VTH ID -VG Transistores enriquecidos (Enhacement) +VG Tensión de umbral VTH -I D Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO PRIMEROS SÍMBOLOS DE LOS TRANSISTORES MOS Transistores de canal N Transistores de canal P D D Transistores empobrecidos (Depletion) S S D D Transistores enriquecidos (Enhacement) S S Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO SÍMBOLOS ALTERNATIVOS DE LOS TRANSISTORES MOS Transistores canal N D S Transistores canal P D Transistores empobrecidos D S D Transistores enriquecidos S S Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO NUEVOS SÍMBOLOS ALTERNATIVOS DE LOS TRANSISTORES MOS Transistores de canal N Transistores de canal P D D Transistores enriquecidos (Enhacement ) S S D D Transistores empobrecidos (Depletion) ) S S Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO SÍMBOLOS MÁS UTILIZADOS DE LOS TRANSISTORES MOS ENRIQUECIDOS EN LOS CIRCUITOS DIGITALES Transistor canal N Transistor canal P D D S S Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales +VG CIDM MOS DE SILICIO VG G S D +VD VD0 = 0 N +I D N Zona poco impurificada P Canal tipo N +VG2 +VG G S B D +VD |VD1| > VD0 N N P RL +VG A +VG1 = VTH VD2 VD1 +VD Curva característica ID- VDS para diferentes valores de la tensión puerta-surtidor de un transistor MOS de canal N enriquecido G S D +VD |VD| = |VG – VTH| N N P +VG G S D +VD |VD| > |VGG – VTH| N N P Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO +I D +VDD RL VENTRADA +VG2 B VSALIDA VD RL VG A +VG1 = VTH VD2 VD1 Circuito de un inversor implementado con un transistor MOS de canal N enriquecido y una resistencia +VD Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO +VGG +VDD +VDD T2 T2 SALIDA ENTRADA T1 Inversor implementado con un transistor MOS de canal N enriquecido en el que la carga es otro transistor MOS de canal N enriquecido SALIDA ENTRADA T1 Inversor implementado con un transistor MOS de canal N enriquecido en el que la carga es un transistor MOS de canal N empobrecido Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA MOS DE CANAL N ESTÁTICA +VDD T1 +VDD S = abc a T2 b T3 c T4 T1 S=a+b+c a Puerta NO-Y (NAND T2 b T3 c T4 Puerta NO-O (NOR) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA MOS DE CANAL N ESTÁTICA Implementación física de una puerta NAND de tecnología NMOS estática Tensión de alimentación (+VDD) Carga +VDD Salida abc T1 a S = abc Región N b a T2 c b T3 c T4 Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA MOS DE CANAL N ESTÁTICA Esquema de un biestable R-S implementado con puertas NO-O (NOR) de tecnología MOS estática +VDD T2 T5 Q P. Cero (R) Q T3 T1 T4 T6 P. Uno (S) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA MOS DE CANAL N DINÁMICA +VDD Ø T1 +VDD a Ø +VDD a T2 T1 Ø T1 S = ab S = a+b Inversor a T2 b Puerta NOR a T2 b T3 T3 Puerta NAND Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD +VDD +VDD T3 T1 a a T3 T4 T2 T4 S = a+b a T1 T2 S = ab VSS Inversor a T1 b T2 b Puerta NOR Puerta NAND Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD +VDD PUERTA NO-Y PUERTA NO-Y R T3 a T3 T4 T1 a T4 T1 R b T2 b T2 Puerta NO-Y (NAND) que controla un diodo luminiscente que se enciende Puerta NO-Y (NAND) que controla un diodo luminiscente que se enciende cuando conducen T1 y T2 cuando conducen T3 o T4 Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD R +VDD PUERTA CMOS PUERTA CMOS Puerta CMOS de drenador abierto Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +V DD T1 T3 1 a a T5 EN EN T4 T6 a a T2 Inversor con salida de tres estados b) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD T1 T5 T2 T6 Q P. Cero (R) Q T3 T4 T7 T8 P. Uno (S) Biestable R-S realizado con dos puertas NO-O (NOR) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS R S D Ve Vs Vc VGS VUMBRAL Puerta de transmisión implementada con un transistor MOS canal N enriquecido +V Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD R(N) R(P) T1 Vc T2 Ve Vs VGS Curva resultante Puerta de transmisión de tecnología CMOS: a) Esquema; b) Gráfica R-VGS Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD Ve1 T1 Vc Vs T2 Ve2 Esquema de un multiplexor/demultiplexor de dos canales de tecnología CMOS Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS Q MUX Entrada de control Entrada D 0 1 G 1 0 1 Q 1 a) Q 1D Q C1 Esquema lógico de un biestable D activado por niveles o cerrojo (Latch) y símbolo lógico normalizado Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD T1 a S=a T2 Ø VSS Esquema básico de un inversor dinámico de tecnología CMOS Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO TECNOLOGÍA CMOS +VDD +VDD T1 T1 RED DE TRANSISTORES NMOS ENRIQUECIDOS S RED DE Variables de entrada a TRANSISTORES NMOS ENRIQUECIDOS T3 T4 S b T2 Ø Ø T2 Puerta NO-O (NOR) Esquema general de un circuito dinámico Puerta NO-O (NOR) dinámica de tecnología CMOS de tecnología CMOS Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM MOS DE SILICIO CARACTERÍSTICAS DE LA TECNOLOGÍA CMOS -Los circuitos de sus puertas lógicas son más complejos que los de las tecnologías de MOS estático o dinámico. Su utilización solo se generalizó cuando los fabricantes fueron capaces de implementar circuitos integrados VLSI. -La potencia que consumen sus puertas lógicas es prácticamente nula cuando el nivel lógico de sus entradas permanecen invariable. Idónea para realizar sistemas que se alimenten con baterías. - Las puertas lógicas se implementan exclusivamente con transistores MOS lo que permite alcanzar elevadas densidades de integración. - En ella se pueden implementar puertas de transmisión que simplifican la realización de los circuitos digitales secuenciales. - Tiene unos márgenes de ruido elevados, debido a que tanto los transistores P como los N utilizados son del tipo enriquecido. Esto ha permitido disminuir paulatinamente la tensión de alimentación de los circuitos hasta alcanzar los 1.2 V. - Las puertas lógicas tienen una elevada cargabilidad de salida (Fan-out) Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM BicMOS DE SILICIO +VCC +VCC T1 T2 T1 T7 T3 T5 T6 a a T2 T3 ab a T8 T4 Circuito del primer inversor implementado en tecnología BiCMOS b T4 Puerta NO-Y (NAND) de dos entradas de tecnología BiCMOS complementaria Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM DE SILICIO ENCAPSULADOS 3 Identificador del pin 1 19 Identificador del pin 1 4 18 8 14 9 13 Escuelas Técnicas de Ingenieros Universidad de Vigo Departamento de Tecnología Electrónica Electrónica Digital: Tecnologías Digitales CIDM DE SILICIO TIPOS DE ENCAPSULADOS Denominación del encapsulado (Package) Dual in Line Package Acrónimo Tipo de montaje Descripción y características Dos filas de terminales (Número máximo 64) DIP Para placas con orificios (Holes) (Montaje directo o con zócalos) Pin Grid Array PGA Matriz de terminales (Número máximo aprox. 600) Small Outline Integrated Circuit SOIC Versión del DIP para montaje superficial (Terminales planos) Para placas de montaje superficial (Surface Mounting Technology) (Montaje directo) Terminales planos en los cuatro lados (Número máximo aproximado 250) Quad Flat Package QFP Lead Chip Carrier LCC Para placas con orificios (Montaje en zocalo) o placas de montaje superficial (Montaje directo) Ball Grid Array BGA Para placas de montaje superficial (Montaje directo) Terminales doblados en los cuatro lados (Número máximo aproximado 100) Matriz de puntos de soldadura (Número máximo aprox. 1000)
