Download ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES

ANÁLISIS Y DISEÑO COMBINACIONAL
Tema 3: CIRCUITOS DE CONMUTACIÓN:
ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES
Contenido
*
Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación.
*
Análisis lógico de circuitos combinacionales.
*
Objetivos y conceptos básicos en el diseño de circuitos de conmutación.
*
Pasos en el proceso de diseño. Obtención de tablas de verdad a partir de otras descripciones.
*
Realizaciones en dos niveles. Método de reducción mediante el mapa de Karnaugh.
*
Funciones incompletamente especificadas.
Bibliografía
FC
-
M. Morris Mano y Charles R. Kime: Caps. 2 y 3
V. P. Nelson et al: Caps. 2 y 3
C.H. Roth: Caps 5, 6, 7, 8
J. Wakerly: Caps. 3 y 4
C. Baena et al: Caps. 3y 4
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 1
ANÁLISIS Y DISEÑO COMBINACIONAL
Puertas y Circuitos de conmutación
∗
PUERTAS (gates): Circuitos electrónicos que hacen una operación simple
INVersor (NOT); AND; OR; XOR; NAND; NOR
∗
CIRCUITOS DE CONMUTACIÓN: Circuitos formados por puertas y conexiones.
Las salidas son funciones de las entradas:
COMBINACIONALES (sin memoria)
a
SECUENCIALES (con memoria)
S
>1
q
F=a·b
b
>1
>1
G=a+b
FC
>1
F, G = función (a, b)
R
q
q, q = función (S, R, historia pasada)
En los próximos temas nos centramos en los circuitos combinacionales
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 2
ANÁLISIS Y DISEÑO COMBINACIONAL
Tecnologías electrónicas
∗
El componente electrónico básico es el transistor. Hay diferentes tecnologías para
fabricar transistores y, para cada tipo, diferentes formas de hacer puertas.
∗
Familia lógica: Conjunto de puertas con una determinada tecnología, que hace que
los parámetros eléctrico-temporales de todas las puertas sean similares.
Dentro de una familia, hay subfamilias.
Ge
Grupo IV
{{
BJT
{
TTL
{
BJT:Bipolar Junction Transistor
TTL: Transistor Transistor Logic
S: Shottky (speed)
LS: Low power, Shottky
ECL
Grupo III - V
ECL: Emitter Coupled Logic
BiCMOS
Si
FC
estándar
S
LS ...
{
MOSFET
Dpto. Tecnología Electrónica, U. Sevilla.
pMOS
nMOS
CMOS
GaAs
MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor
CMOS: Complementary MOS
BiCMOS: Bipolar-CMOS
Fundamentos de Computadores
A&D Combinacional 3
ANÁLISIS Y DISEÑO COMBINACIONAL
Encapsulados de Circuitos Integrados
DIP o SOIC
14 13 12 11 10 9
8
Tipo
Muesca
Identificador pin 1
1
14
2
3
4
5
6
7
8
... 9
1 23
... 7
Encapsulado
de plástico
1 2 3 Chip
FC
Pines
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 4
ANÁLISIS Y DISEÑO COMBINACIONAL
Placa DIGILAB con distintos encapsulados
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 5
ANÁLISIS Y DISEÑO COMBINACIONAL
6 bits Flash A/D Converter [Weste]
Core
Pad
Cable
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 6
ANÁLISIS Y DISEÑO COMBINACIONAL
[Hennessy & Patterson]
Obleas de 6 pulgadas
80 dados de 1.6 x 1.0 cm2
246 dados de 0.86 x 0.6 cm2
Intel 80486
Cypress CI7C601
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 7
ANÁLISIS Y DISEÑO COMBINACIONAL
Microfotografía del primer circuito integrado comercial
Un biestable con 4 transistores y 2
resistencias
(Fairchild 1961)
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 8
ANÁLISIS Y DISEÑO COMBINACIONAL
Procesador MIPS 4000 con 1.3Mtransistores
Dado de 1.5 x 1.1 cm2
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 9
ANÁLISIS Y DISEÑO COMBINACIONAL
Longitud de puerta (nm)
Evolución de los Circuitos Integrados
400
1600
350
1400
300
Número de Transistores
por chip (x106)
1200
250
1000
200
800
150
600
100
400
50
200
6000
1200
1000
ASIC
800
600
400
200
0
Dpto. Tecnología Electrónica, U. Sevilla.
Microprocesador
Número de terminales I/O
FC
´ Área del chip (mm2)
1400
5000
4000
3000
2000
1000
Fundamentos de Computadores
ASIC
Microprocesador
A&D Combinacional 10
ANÁLISIS Y DISEÑO COMBINACIONAL
Términos por la densidad de integración
∗ SSI (Small-Scale Integration)
∗∗
∗∗
~ 10 puertas
Ejemplos: Puerta integradas (ver página siguiente)
∗ MSI (Medium-Scale Integration)
∗∗
∗∗
~ 100 puertas
Ejemplos: Subsistemas integrados: multiplexores, decodificadores, contadores, registros, PLDs simples
∗ LSI (Large-Scale Integration)
∗∗
∗∗
~ 104 transistores (miles de puertas)
Ejemplos: Primeros microprocesadores, Memorias RAM/ROM de gran capacidad, PLDs (Programmable
Logic Devices) y FPGAs (Field-Programmable Gate Arrays)
∗ VLSI (Very Large-Scale Integration)/ULSI (Ultra Large-Scale Integration)
FC
∗∗
∗∗
> 104 puertas
Ejemplos: Los actuales microprocesadores, memorias, SOCs (Systems On Chip), ASICs (Applied Specific
Integrated Circuits), FPGAs, ...
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 11
ANÁLISIS Y DISEÑO COMBINACIONAL
Representación lógica de los Circuitos Integrados:
TTL
Tipo 7400 (4xNAND2)
+ 5V
14
13
12
11
10
9
&
2
10102 (4xNOR-2)
&
&
1
8
4
5
10107 (3xXOR/NOR)
Alimentación:
&
3
ECL
Información
en hojas de
características
6
7
GND
Vcc[1/2], Vdd
GND, VEE, VSS
Tipo 7404 (6xINV)
+ 5V
14
FC
13
12
11
10
9
8
CMOS
serie 40xx
1
2
3
4
5
6
4002 (2xNOR-4)
4050 (6xBuffer)
7
GND
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 12
ANÁLISIS Y DISEÑO COMBINACIONAL
Parámetros de conmutación
FC
∗
Niveles lógicos H y L. Márgenes de ruido
∗
Lógica positiva y negativa
∗
Tiempos: 1/de propagación o retraso/retardo y 2/ de transición
∗
Fan-out y Fan-in
∗
Potencia consumida
∗
Tipo de salida: estándar; wired-OR/AND; Alta Impedancia (HI: High Impedance)
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 13
ANÁLISIS Y DISEÑO COMBINACIONAL
Niveles de tensión
x
Comportamiento temporal (x atípica)
z
5 volt
x
Comportamiento lógico
x z
0 1
1 0
z
Vin
Vcc
0 volt
H
L
Característica de transferencia (Vx cuasiestática)
Vz (Vout)
Vout
Vcc
VHtíp
H
VOHmín
Compatibilidad In/Out
VIHmín
FC
VILmáx
0
0
VOLmáx
VLtíp
L
Vx (Vin)
L
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
H
A&D Combinacional 14
ANÁLISIS Y DISEÑO COMBINACIONAL
Márgenes de ruido
Vin
Vcc
Vout
Vcc
VHtíp
VOHmín
NMH: Noise Margin H
VIHmín
VILmáx
0
0
Valores en tipo 74LSxx
FC
Dpto. Tecnología Electrónica, U. Sevilla.
VOLmáx
VLtíp
NML: Noise Margin L
VIHmín = 2 V
VILmáx = 0.8 V
VOHmín = 2.4 V
VILmáx = 0.4 V
Fundamentos de Computadores
MNH = 0.4 V
MNL = 0.4 V
A&D Combinacional 15
ANÁLISIS Y DISEÑO COMBINACIONAL
Lógicas positiva y negativa
¿Qué puerta es?
a
?
b
Comportamiento observado
en laboratorio
ab
LL
LH
HL
HH
z
Lógica Positiva
H=1 y L=0
FC
ab
00
01
10
11
z
0
0
0
1
Lógica Negativa
H=0 y L=1
AND
ab
11
10
01
00
z
1
1
1
0
&
Dpto. Tecnología Electrónica, U. Sevilla.
z
L
L
L
H
ab
00
01
10
11
z
0
1
1
1
OR
>1
Fundamentos de Computadores
A&D Combinacional 16
ANÁLISIS Y DISEÑO COMBINACIONAL
Tiempos de transición y de propagación o retraso/retardo
Transiciones en
una señal
Propagación por una puerta
out
90%
5 0%
100%
in
10%
tr
tPHL
tf
tr o tLH: Tiempo de subida (rise) o de L hacia H
tf o tHL: Tiempo de bajada (fall) o de H hacia L
FC
Valores en tipo 74LSxx:
Dpto. Tecnología Electrónica, U. Sevilla.
tPLH
tPxx: Es el tiempo de Propagación
o de retraso (delay: td, δ, Δ, etc.)
tPLH: 11 ns (típico) y 22 ns (máximo)
tPHL: 7 ns (típico) y 15 ns (máximo)
Fundamentos de Computadores
(Carga 400 Ω y 15 pF)
A&D Combinacional 17
ANÁLISIS Y DISEÑO COMBINACIONAL
Fan-out y Fan-in
1
2
Fan-out: Carga (máxima) a la salida de una puerta.
Suele darse en número de conexiones.
3
...
nmáx
Si se necesitan más conexiones hay que usar Buffers
Fan-in: Número (máximo) de entradas a una puerta.
1
2
3
nmáx
Si se necesitan más entradas hay que hacer un circuito
que funcione “asociando” la función de la puerta
•••
•••
FC
Dpto. Tecnología Electrónica, U. Sevilla.
1
2
3
∗
•••
Fundamentos de Computadores
∗
•••
∗
∗
A&D Combinacional 18
ANÁLISIS Y DISEÑO COMBINACIONAL
Potencia consumida
∗
CONSUMO DE POTENCIA: Gasto energético al operar. Se disipa en forma de calor.
P = Vcc · Icc
Vcc
∗
COMPONENTES DE POTENCIA:
∗∗ Estática, Pstatic: Consumo cuando a, b, z son
constantes
Icc
Vcc
a
b
z
GND
∗∗ Dinámica, Pdynamic: Consumo cuando a, b, z conmutan (actividad de conmutación).
FC
∗
El consumo de potencia disminuye al bajar Vcc y la actividad de conmutación
(menor frecuencia).
∗
El consumo de potencia es uno de los más graves problemas de los circuitos integrados
VLSI/ULSI.
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 19
ANÁLISIS Y DISEÑO COMBINACIONAL
Comparación cualitativa de las familias
Parámetro
TTL
ECL
CMOS
Media-baja
Muy baja
Muy alta
Alta
Muy alta
Media-alta
Densidad de integración
Media
Muy baja
Muy alta
Consumo de potencia
Medio
Muy alto
Muy bajo
Inmunidad al ruido
Velocidad
Presencia actual
Bajando; aún Sólo en aplies apreciable caciones muy
en SSI/MSI
específicas
Muy alta en
VLSI/ULSI
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 20
ANÁLISIS Y DISEÑO COMBINACIONAL
Tipos de salida
ESTÁNDAR: No interconectar salidas entre sí
ALTA IMPEDANCIA, HI: (High Impedance)
Salida triestado (tristate): 0, 1 y HI
Similar a un
Símbolo
Uso
interruptor
En
E1
eléctrico
a
b
z
•••
z1
1
0
1
Funcionalidad
FC
En
1
0
z
z(a, b,...) = 0 o 1
HI
Dpto. Tecnología Electrónica, U. Sevilla.
0
1
0
E2
z2
E3
0
1
HI
Fundamentos de Computadores
z
E1 E2 E3
z
1 0 0
0 1 0
z1
z2
0 0 1
z3
0 0 0
HI
z3
A&D Combinacional 21
ANÁLISIS Y DISEÑO COMBINACIONAL
Estándar 91-1984
Ejemplos
a
1
a
1
z=a
a
1
z=a
a
>1
z=a+b
z=a
a
1
z=a
a
1
z=a
General
a
Símbolo
dispositivo
&
z=a·b
b
Entradas
**
**
**
**
Salidas
* Califica terminal
Flujo por defecto
a
b
Dpto. Tecnología Electrónica, U. Sevilla.
&
z=a·b
b
a
FC
b
a
=1
z=a⊕b
=1
z=a⊕b
b
>1
z=a+b
b
&
a
>1
b
a
z=a·b+c+d
b
c
c
d
d
Fundamentos de Computadores
a
&
>1
z=a·b+c·d
A&D Combinacional 22
ANÁLISIS Y DISEÑO COMBINACIONAL
Tema 3: CIRCUITOS DE CONMUTACIÓN:
ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES
Contenido
*
Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación.
* Análisis lógico de circuitos combinacionales.
*
Objetivos y conceptos básicos en el diseño de circuitos de conmutación.
*
Pasos en el proceso de diseño. Obtención de tablas de verdad a partir de otras descripciones.
*
Realizaciones en dos niveles. Método de reducción mediante el mapa de Karnaugh.
*
Funciones incompletamente especificadas.
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 23
ANÁLISIS Y DISEÑO COMBINACIONAL
Análisis de circuitos combinacionales
Estructura
(circuito)
*
Análisis
Diseño
Funcionalidad
(operación)
Tipos de análisis:
** Lógico: Debe dar una expresión algebraica, un mapa o una tabla y, en algunos
casos, una descripción verbal.
Se realiza avanzando de entrada hacia salida con tablas o/y expresiones
(otras formas: de salida hacia entrada; por razonamiento lógico)
** Temporal: Debe dar un cronograma (dibujo en el tiempo) de entradas y salidas.
Se realiza avanzando de entrada hacia salida por niveles de puertas
Cada puerta usa un modelo de retraso: ideal, unitario, etc.
FC
** Coste: número de niveles, de puertas y de conexiones
** Otros: Consumo de potencia, eléctrico, etc.
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 24
ANÁLISIS Y DISEÑO COMBINACIONAL
Ejemplos de analísis lógicos
&
x
y
A
>1
1
Baena 3-7a
&
B
C
&
f
>1
D
z
Para describir verbalmente:
Ej. 1
ai
SHA
=1
Ej. 2
=1
Si
&
&
>1
bi
FC
a
&
&
ci+1
&
F
&
ci
b
cHA
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 25
ANÁLISIS Y DISEÑO COMBINACIONAL
Modelos de retraso
Real
a
Modelo simple usual (Back-End)
a
&
b
z
b
Modelo ideal: Δ = 0
&
Ideal
Nudointerno
Δ
c
c
a = 1, y
z
Modelo unitario: Δ = 1
Nudointerno no observable
b
c
Nudointerno
= zideal
z
FC
Δ=1
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 26
ANÁLISIS Y DISEÑO COMBINACIONAL
Ejemplos de análisis temporal
Analice temporalmente el circuito de la figura, para los modelos ideal y de retraso unitario, cuando las excitaciones de entrada son:
a/ b = 1; c = 0; y a una señal cuadrada
a
b/ b = 0; c = 1; y a una señal cuadrada
c/ b = 1; c = 1; y a una señal cuadrada
b
1
&
&
z
c
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 27
ANÁLISIS Y DISEÑO COMBINACIONAL
Tema 3: CIRCUITOS DE CONMUTACIÓN:
ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES
Contenido
*
Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación.
*
Análisis lógico de circuitos combinacionales.
* Objetivos y conceptos básicos en el diseño de circuitos de conmutación.
* Pasos en el proceso de diseño. Obtención de tablas de verdad a partir de otras
descripciones.
FC
*
Realizaciones en dos niveles. Método de reducción mediante el mapa de Karnaugh.
*
Funciones incompletamente especificadas.
Bibliografía
M. Morris Mano y Charles R. Kime: Caps. 2 y 3; P. Nelson et al: Caps. 2 y 3; C.H. Roth: Caps 5, 6, 7, 8;
J. Wakerly: Caps. 3 y 4; C. Baena et al: Caps. 3y 4
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 28
ANÁLISIS Y DISEÑO COMBINACIONAL
OBJETIVOS Y CONCEPTOS BÁSICOS EN EL DISEÑO DE C.C.
Diseño o síntesis: Dada la DESCRIPCIÓN FUNCIONAL, obtener el CIRCUITO
Objetivos:
•
•
•
Encontrar un proceso de diseño válido para cualquier función combinacional
El circuito debe ser ÓPTIMO frente a algún criterio de diseño
El proceso debe ser lo más sistemático posible
Criterios de diseño: Son posibles muchos criterios realistas (reducir retraso o consumo,
o aumentar la testabilidad o robustez o fiabilidad,...) pero aquí adoptamos el siguiente
Criterio de coste:
1. Reducir el número de puertas
2. Reducir el número de conexiones
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 29
ANÁLISIS Y DISEÑO COMBINACIONAL
Restricciones y Redefinición del Criterio de coste
Restricciones:
•
•
•
•
Independencia de tecnologías, empaquetados o librerías de celdas
Disponibles las entradas en doble rail (x, x)
No se consideran limitaciones de fan-in ni de fan-out
Circuitos en dos niveles de puertas: AND-OR y OR-AND
Redefinición del Criterio de coste:
1. Reducir el número de puertas ⇒ Menor número de términos-P (Expresiones sp)
Menor número de términos-S (Expresiones ps)
2. Reducir el número de conexiones ⇒ Menor número de literales
Las expresiones sp (o ps) que cumplen 1 y 2 son las óptimas
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 30
ANÁLISIS Y DISEÑO COMBINACIONAL
PROCESO DE DISEÑO: Pasos en el proceso de diseño
1. De la primera descripción, obtener alguna descripción formal
2. De la descripción formal, obtener la descripción formal adecuada al
procedimiento que se va a usar:
•
•
•
Mapas de Karnaugh
Σ(mi) o Π(Mi) para Quine-McCluskey
Otros (Εsp/Εps para Tysson, etc.)
3. Aplicar el procedimiento y obtener la Εsp (Εps) óptima
4. Implementar el circuito AND-OR (OR-AND)
FC
Aquí desarrollaremos el método de Mapas de Karnaugh
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 31
ANÁLISIS Y DISEÑO COMBINACIONAL
Obtención de tablas de verdad a partir de otras descripciones
Guías para obtener la primera descripción formal:
•
Determinar las variables (booleanas) de entrada y especificar el significado
de sus valores 0 y 1
•
Igual, para las variables (booleanas) de salida
•
Obtener alguna descripción formal. Para ello elegir la más adecuada a la descripción
del enunciado
•
De esa descripción, obtener el mapa de Karnaugh (o, si se usa otro método,
la descripción formal correspondiente)
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 32
ANÁLISIS Y DISEÑO COMBINACIONAL
Ejemplo 1
Una información de 3 bits debe ser enviada mediante mensajes con paridad par. Obtenga
la función que genera el bit de paridad par.
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 33
ANÁLISIS Y DISEÑO COMBINACIONAL
Ejemplo 2
Se reciben grupos de 4 bits que corresponden a un mensaje con paridad par. Determine la
función “E”, la cual indica si el mensaje es erróneo.
Determine también la función “V”, la cual indica que el mensaje es válido.
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 34
ANÁLISIS Y DISEÑO COMBINACIONAL
Ejemplo 3
Un producto viene en cajas con 4 paquetes, con 3 unidades cada uno de ellos.
Determine la función lógica que indique el número mínimo de paquetes a abrir ante una
solicitud de N unidades (0 < N < 12).
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 35
ANÁLISIS Y DISEÑO COMBINACIONAL
Ejemplo 4
Ana ve la televisión (TV) los días festivos, si es antes de las 11 de la noche y no es un reality
show. También la ve los días laborables si ha terminado sus deberes, pero nunca desde las
11 de la noche en adelante. Determine una función que indique cuándo Ana ve la TV.
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 36
ANÁLISIS Y DISEÑO COMBINACIONAL
Tema 3: CIRCUITOS DE CONMUTACIÓN:
ANÁLISIS Y DISEÑO DE CIRCUITOS COMBINACIONALES
Contenido
*
Puertas y circuitos de conmutación. Puertas lógicas integradas: tipos y parámetros de conmutación.
*
Análisis lógico de circuitos combinacionales.
*
Objetivos y conceptos básicos en el diseño de circuitos de conmutación.
*
Pasos en el proceso de diseño. Obtención de tablas de verdad a partir de otras descripciones.
* Realizaciones en dos niveles. Reducción mediante el mapa de Karnaugh.
* Funciones incompletamente especificadas.
FC
Bibliografía
M. Morris Mano y Charles R. Kime: Caps. 2 y 3; P. Nelson et al: Caps. 2 y 3; C.H. Roth: Caps 5, 6, 7, 8;
J. Wakerly: Caps. 3 y 4; C. Baena et al: Caps. 3y 4
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 37
ANÁLISIS Y DISEÑO COMBINACIONAL
REALIZACIONES EN DOS NIVELES
IMPLICANTES/IMPLICADAS
IMPLICACIÓN/CUBRIMIENTO: Para dos funciones F y G de las mismas variables,
G implica a F si y sólo si todos los 1’s de G son también 1’s de F
• O sea,
“G(x) ⊆ F(x)” ⇔ “∀x/ G(x) = 1 ⇒ F(x) = 1”
• También se dice que F cubre a G o que G está cubierta por F
• Ejemplos:
FC
ab
c 00 01 11 10
0 0 0 0 1
G
1 1 0 0 1
Dpto. Tecnología Electrónica, U. Sevilla.
c
G⊆F
ab
00 01 11 10
0 0 0 1 1
F
1 1 1 0 1
Fundamentos de Computadores
c
H⊆F
ab
00 01 11 10
0 0 0 0 0
H
1 1 1 1 0
A&D Combinacional 38
ANÁLISIS Y DISEÑO COMBINACIONAL
•
¿Y lo dual?:
“Todos los 0’s de G* son también 0’s de F*”,
¿dedicamos otra definición a este caso, como “G* 0-implica a F*” ( G* ⊆0 F*)?
•
No vamos a hacer el desarrollo dual (implica ≡ ⊆1 y 0-implica ≡ ⊆0) por ser
innecesariamente complejo, aunque perderemos algo de rigor (ver abajo).
•
En adelante sólo usaremos la definición de implicación dada (implica ≡ ⊆ ≡ ⊆1)
Para funciones completamente especificadas, si una función F1 implica a otra F2, entonces es totalmente correcto decir, o bien que F2 0implica a F1, o bien que F2 está implicada por F1 -esto es, que “todos los 0’s de F2 son también 0’s de F1”. En el ejemplo de las funciones
anteriores se observa que G implica a F [esto es F está implicada por G] y que F 0-implica a G:
Completamente especificadas: “ G ⊆1 F”
⇒ “F ⊆0 G”
El siguiente ejemplo muestra que eso no es correcto para funciones incompletamente especificadas:
ab
FC
c 00 01 11 10
0 0 d 0 d
F3
1 1 1 d 0
F3 ⊆ F4
F4 ⊆0F3
Incompletamente especificadas: “ G ⊆1 F”
Dpto. Tecnología Electrónica, U. Sevilla.
c
ab
00 01 11 10
0 d d 0 1
F4
1 1 1 0 0
⇒ “F ⊆0 G”
Fundamentos de Computadores
A&D Combinacional 39
ANÁLISIS Y DISEÑO COMBINACIONAL
Definiciones básicas para una función F
Implicada, I0
Implicante, I
I es una implicante de F si y sólo si:
1) I es un término producto
I0 es una implicada de F si y sólo si:
1) I es un término suma
2) I implica a F, I ⊆ F
ab
cd 00 01
00 0 0
01 0 1
11 0 0
10 0
FC
0
11 10
0 0
1
0
0
0
0
0
2) I está implicada por F, F ⊆ I
EJEMPLOS para la función H(abcd):
ab
ab
00
01
11
10
cd
cd 00 01 11 10
00 1 1 0 0
00 1 1 1 1
01 0 1 1 0
01 1 1 1 1
11 0 0 1 1 H
11 0 0 1 1 a + c
b·c·d
10 0 0 1 1
10 0 0 1 1
a + c es Implicada de H
b·c·d es Implicante de H
Ejercicio. Verifique que las siguientes expresiones no son ni implicantes ni implicadas de H:
“ b+c+d ” ; “ b·d ” ; “ b·c·d + a·c ”
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 40
ANÁLISIS Y DISEÑO COMBINACIONAL
Orden de las Implicantes (igual para implicadas)
FC
Ejemplos 5 vbles.
Nº de literales
F de n vbles. Implicante Cuántas hay:
Orden
Número de 1’s
que cubren
0 (mintérminos)
1 = 20
n
a·b·c·d·e
32
1
2 = 21
n-1
a·b·d·e
80
2
4 = 22
n-2
a·b·e
80
3
8 = 23
n-3
b·e
40
4
16 = 24
n-4
b
10
5
32 = 25
n-5
1
1
k
2k
n-k
• Adyacencia: 2 mintérminos adyacentes forman una Implicante-orden1; 2 Implicantesorden1 adyacentes forman una Implicante-orden2; y así sucesivamente.
• Siempre cubren 2k celdas: a mayor k, menor nº de literales (→ menor coste)
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 41
ANÁLISIS Y DISEÑO COMBINACIONAL
Ejemplos de (Implicantes e implicadas)
c
ab
00 01 11 10
c
ab
00 01 11 10
c
ab
0
0
0
1
1
1
00 01 11 10
a·b·c
a
a·c
a·b
b·c
b
c
a+b+c
a
a+c
a+b
b+c
b
c
Los mapas de 4 variables contienen varios mapas de 3
ab
cd
00
FC
00 01 11 10
ab
cd
00
00 01 11 10
ab
cd 00 01 11 10
00
01
11
01
11
01
11
10
10
10
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 42
ANÁLISIS Y DISEÑO COMBINACIONAL
ab
cd 00 01 11 10
00
cd
00
00 01 11 10
ab
cd 00 01 11 10
00
01
11
01
11
01
11
10
10
10
ab
ab
ab
cd 00 01 11 10
00
FC
ab
cd 00 01 11 10
00
cd 00 01 11 10
00
01
11
01
11
01
11
10
10
10
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 43
ANÁLISIS Y DISEÑO COMBINACIONAL
000 001 011 010 110 111 101 100
000 001 011 010 110 111 101 100
00
00
01
11
01
11
10
10
000 001 011 010 110 111 101 100
FC
000 001 011 010 110 111 101 100
00
00
01
11
01
11
10
10
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 44
ANÁLISIS Y DISEÑO COMBINACIONAL
000 001 011 010 110 111 101 100
00
ab
cde
01
11
00 01 11 10
000
001
10
011
010
110
000 001 011 010 110 111 101 100
FC
00
111
01
11
101
100
10
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 45
ANÁLISIS Y DISEÑO COMBINACIONAL
...y más definiciones de implicantes
* Implicante prima de F, IP:
Es una Implicante de F que no está cubierta por ninguna otra Implicante de F
* Mintérmino distinguido de F:
Un mintérmino de F es distinguido si sólo es cubierto por una sola Implicante Prima
* Implicante prima esencial de F:
Una IP de F es esencial si cubre a algún mintérmino distinguido
ab
cd 00 01 11
00 1 1 0
01 0 1 1
11 1 1 0
FC
10 0
1
1
10
0
0
a·b·d es I,
pero no IP:
0 F
a·b·d ⊆ a·b
0
Dpto. Tecnología Electrónica, U. Sevilla.
ab
cd 00 01 11
00 1 1 0
01 0 1 1
11 1 1 0
10 0
1
1
Fundamentos de Computadores
10
0
0
0 F
0
1 : mint. distinguido
IPs esenciales
IP, pero no esencial
A&D Combinacional 46
ANÁLISIS Y DISEÑO COMBINACIONAL
Expresión suma de productos óptima
TEOREMA:
La expresión suma de producto óptima de una función F se obtiene sumando-OR un
conjunto de implicantes primas (IPs) de F de forma que:
1. Contenga al menor número de IPs que cubran completamente a F
2. Contengan el menor número de literales
PROPIEDADES
FC
*
Todas las IPs esenciales están en la expresión suma de producto óptima
*
El menor número de literales se consigue eligiendo las IPs de mayor orden.
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 47
ANÁLISIS Y DISEÑO COMBINACIONAL
Expresión producto de sumas óptima
*
Es una extensión dual de lo referido para la suma de productos:
1 ↔ 0; sumas ↔ productos
Implicante ↔ Implicada [informalmente, implicantes de 0’s]
*
Los otros conceptos son comunes: agrupaciones de celdas, IP esencial, expresión
mínima,...
Expresión óptima
Es la de menor coste entre las expresiones sp mínima y ps mínima
FC
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 48
ANÁLISIS Y DISEÑO COMBINACIONAL
Procedimiento mediante mapas de Karnaugh
*
Sobre el mapa-K, seleccionar todas las IP’s esenciales
*
Seleccionar el menor número de IP’s para cubrir la función, eligiendo para ello
las de mayor orden
*
Escribir la expresión sp resultante
∗∗∗∗∗
*
No dibujar todas las IP’s, sino sólo las que se necesiten
Ejemplo: F = Σ (0, 2, 3, 4, 5, 10, 11, 13, 14, 15)
ab
ab
cd 00 01 11 10
cd 00 01 11 10
00 1 1
00 1 1
01
1 1
01
1 1
11 1
11 1
1 1 F
1 1 F
10 1
1 1
10 1
1 1
1º
FC
Dpto. Tecnología Electrónica, U. Sevilla.
2º
Fundamentos de Computadores
3º
F = a·c + b·c + a·c·d + b·c·d
A&D Combinacional 49
ANÁLISIS Y DISEÑO COMBINACIONAL
Realizaciones dos niveles
∗
Las realizaciones en 2 niveles tienen muchas estructuras distintas. Las básicas son:
1. Cubriendo los 1’s de F: F = Fsp = P1 + P2 + P3 + ... ; con Pn = x · y · ...
Estructuras AND-OR; NAND-NAND; AND-wiredOR
2. Cubriendo los 0’s de F: F = Fps = S1 · S2 · S3 · ... ; con Sn = x + y + ...
Estructuras OR-AND; NOR-NOR; OR-wiredAND
∗
Siendo G = F (los 1’s de G son los 0’s de F y los 0’s de G son los 1’s de F):
3. Obteniendo Gsp (cubrir los 0’s de F como si fueran implicantes de 1’s):
FC
F = NOT (G) ⇒ Estructuras AND-OR-INV (AOI), AND-NOR, NAND-AND
4. Obteniendo Gps (cubrir los 1’s de Fcomo si fueran implicadas -implicantes de 0’s-):
F = NOT (G) ⇒ Estructuras OR-AND-INV (OAI), OR-NAND, NOR-OR
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 50
ANÁLISIS Y DISEÑO COMBINACIONAL
FUNCIONES INCOMPLETAMENTE ESPECIFICADAS
∗
∗
Las celdas Φ se usan como más conviene:
∗∗
Se incluyen para formar las agrupaciones de mayor orden (≡ con más celdas)
∗∗
No hay que cubrirlas (aunque puede hacerse)
Ejemplo: F = Σ (1, 13, 14, 15) + d(5, 8, 12)
ab
cd 00 01
00 0 0
01 1 11 0 0
10 0
0
11 10
- 1
0
1
0 F
0
1
Fsp = a·b + a·c·d
⇒ 5 y 12 se hacen 1
Fps = (a+c)·(c+d)·(a+b) ⇒ 8 y 12 se hacen 0
FC
Fsp y Fps son distintas, aunque ambas sean solución de F
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 51
ANÁLISIS Y DISEÑO COMBINACIONAL
CUESTIONES FINALES
Realización de funciones de múltiples salidas
*
Las funciones de múltiple salida dependen de las mismas variables. Los circuitos tienen varias
... ...
salidas que dependen de las mismas entradas.
⇒ Se ahorran puertas compartiendo implicantes
...
...
... ...
** ¿Qué hacer? Usaremos el método aproximado siguiente:
1.- Cada función se optimiza por separado
2.- Si resultan implicantes comunes, hay que compartirlas
c
FC
ab
00 01 11 10
0 1 1 0 0
1 1
1
1
0 F
c
ab
00 01 11 10
0 0 0 1 1
1 0
1
1
1 G
a
b
c
&
>1
F
>1
G
a
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 52
ANÁLISIS Y DISEÑO COMBINACIONAL
Eliminación de las restricciones de único rail, fan-in y fan-out
∗
Siempre se obtiene la forma sp/ps mínima y se corrige sobre ese circuito
Fan-in limitado
Único rail:
Se usa un INV para x
x
Se asocian puertas para formar
una del mismo tipo lógico:
Fan-out limitado
Se usan buffers
Asociativas (AND, OR):
x
x
...
No-asociativas (NAND, NOR):
Hay que formar el circuito en
cada caso
&
FC
&
&
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 53
ANÁLISIS Y DISEÑO COMBINACIONAL
Realizaciones con Circuitos Integrados SSI/MSI
∗
Los circuitos integrados comerciales SSI/MSI tienen varias puertas del mismo tipo:
Por ejemplo: el CI 74’00 tiene 4 puertas NAND de 2 entradas
∗
Si, p. ej. sólo se utilizan dos NAND-2, sobrarán otras dos puertas (el 50% del CI)
∗∗ Hay que buscar reutilizar las puertas de los CI’s, esto es, hacer el mayor número de
operaciones con las puertas de los CI’s que se hayan utilizado ya
Ejemplo: En único rail
a
b
F = a·b + a·c
&
1
FC
& ¼ 7400
¼ 7400
&
F
Sólo un
7400
&
c
Dpto. Tecnología Electrónica, U. Sevilla.
¼ 7400
Fundamentos de Computadores
¼ 7400
A&D Combinacional 54
ANÁLISIS Y DISEÑO COMBINACIONAL
Otras formas de obtener las expresiones óptimas
FC
∗
Los mapas-K sólo son útiles para hacer a mano funciones de pocas variables (<6)
∗
Las formas sp/ps se pueden obtener mediante otros procedimientos como:
1.-
Método Tabular o de Quine-McCluskey
2.-
Método de Tisson o basado en el consenso
∗
Otras formas en dos niveles universales, como la de Reed-Muller para AND-XOR
∗
Son muy importantes las formas multiniveles (más de 2 niveles):
∗∗
Formas suma de productos de sumas [de productos de sumas de...]
∗∗
Formas productos de sumas de productos [de sumas de productos de...]
∗∗
Con sólo NAND (o sólo NOR), incluso con fan-in limitado
∗∗
Con XOR-XOR-... y/o XOR
Dpto. Tecnología Electrónica, U. Sevilla.
Fundamentos de Computadores
A&D Combinacional 55