1
Download Pablo Mandolesi
Document related concepts
no text concepts found
Transcript
Hilo temático ¿Cuál es el ciclo de un Integrado? ¿Qué se hace en la fabrica? ¿Cómo se hace el diseño? ¿Cómo acceder hoy desde Argentina? ¿Cuál es el beneficio? Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Día de la Industria Curso: Introducción al desarrollo electrónico basado en tecnologías de integración Ciclo de un Chip ROM Idea CPU RAM Diseño Prototipo Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones CTRL Herramientas EDA TSMC , UMC ,WIIN, GCT Fabricación Verificación I/O + Ciclo de la -electrónica Encapsulado Testeo Fabricación Software Electrónica periférica e interfaces Diseño Software CAD Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Sistemas Ciclo de la -electrónica Encapsulado Testeo Fabricación Electrónica periférica e interfaces Diseño Software CAD Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Sistemas ¿Qué se hace en el FAB? Lithography, Thermal Oxidation, Diffusion, Ion Implantation, Interconnects De donde sale a a donde llega ¿sólo esto es el producto? Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Las tareas que se realizan en el FAB Repeticiones de los siguientes trabajos: Oxidation Photolithography Etching Diffusion Evaporation or sputtering Chemical vapor deposition Ion Implantation Epitaxy http://www.leb.e-technik.uni-erlangen.de/lehre/mm/html/start.htm Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Fotolitografía Diseñar las máscaras en la computadora Transferencia a la placa fotolitográfica Imagen Reticular (1x o 10x del tamaño final) Mascara final Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Litografía Steps involved: a) Substrate covered b) Photoresist applied c) Mask d) Exposure and development e) After etching f) After resist removal g) pattern Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Oxidación Térmica Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Conexionado Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Una vista en corte del producto de la FAB Interconexiones Contactos a Poly y Metal Vias: Metal a metal Dieléctrico separador “Passivation” substrate Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones ¿Cómo se hace un dispositivo con estos pasos? La receta de un dispositivo NMOS Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones CMOS Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Flujo de diseño Encapsulado Testeo Fabricación Electrónica periférica e interfaces Diseño Software CAD Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Sistemas Design and Verification Flows (1/3) Cell Based Design Flow Mixed-Signal Design Flow Implementation System simulation Partition Verification Digital Blocks Testbench RTL Code RTL Design Code Coverage Analysis RTL Simulation Logic Synthesis RTL Verification Synopsys - NovaExplorerRTL TransEDA - Verification Navigator Cadence - Verilog-XL, NC-Verilog Synopsys - VCS s Mentor Graphic - ModelSim Synopsys - Design Compiler Cadence - Ambit RTL Power Analysis Test Synthesis Synopsys - Power Compiler Gate Netlist 0.25um Aritisan Cell Library Static Timing Analysis Synopsys - PrimeTime, DesignTime config Verilog-A Gate-level Netlist Simulation & Correction Circuit Design Simulation & Correction Layout Design RC Extraction Verification & Correction Post-Simulation Pre-Simulation veriloga schematic behavioral Gate-level Power Analysis Synopsys - Power Compiler SDF Extraction Block Specification P&R Layout Integration Composer Timing / Power / Signal Integrity Optimization Synopsys - Apollo Phantom Layout Cadence - Verilog-XL, NC-Verilog Synopsys - VCS Mentor Graphics - ModelSim Synopsys - PrimeTime, DesignTime Gate-level Pre-layout Verification P&R Cadence - Silicon Ensemble Synopsys - Apollo Gate-level Simulation MS MS Simulator Simulator Synthesis Debug Delay Calculation Synopsys - Formality, DesignVerifier 0.35um Avant! Avant! Cell Library SpringSoft - Debussy Gate-level Netlist Formal Verification Analog Blocks Netlister/partitioner Dracula LPE Transistor Level Simulator TimeMill Waveform Display nWave Interface Element insertion Verilog Netlist Spectre Netlist Layout Extraction IPC Spectre Formal Verification RC Extraction Synopsys - Formality, DesignVerifier DRC/ERC/LVS Delay Caculation Cadence - Silicon Ensemble Synopsys - Apollo Synopsys - Star-RCXT Mentor Graphics - XCalibre Layout Merging Cadence - Dracula Synopsys - Hercules Mentor Graphics - Calibre Verilog-A Debugger Gate-level Post -layout Simulation Cadence - Verilog-XL, NC-Verilog Synopsys - VCS Mentor Graphics - ModelSim Gate-level Post-layout Verification 0.18um Aritisan Cell Library DRC/ERC/LVS RC Extraction Synopsys - Star-RCXT Mentor Graphics - XCalibre Circuit-level Verification Cadence - Dracula Synopsys - Hercules Mentor Graphics - Calibre Circuit-level Netlist Tapeout Circuit-level STA Synopsys - PathMill Circuit-level Power Analysis Synopsys - PowerMill Verilog Debugger Layout Integration Verilog netlist Analog + I/O digital block Circuit Extraction AWD : Waveform Display Digital domain Static Timing Analysis Synopsys - PrimeTime, DesignTime Layout Cadence - Dracula Synopsys - Hercules Mentor Graphics - Calibre Verilog-XL Circuit-level Simulation Synopsys - StarSimXT, TimeMill 0.18um VST Cell Library IP(s) RAM/ROM, ARM Core … Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Cell library Reference library Analog blocks Module declaration Verilog in Analog domain Layout Editor Abstract generation P&R with SE analog block DEF out / DEF in Layout view generation Stream out DRC/LVS Layout verification CDL output Design and Verification Flows (2/3) SoC Platform-based Design Flow Hardware Design Soft Design Virtual Platform Hardware Environment CPU(s) OCB(s): arbiter muxs decoders DMA bridges On chip memory EMI (External Memory Interface) Special data processing unit(s) I/O interfaces Test interface Software Environment RTOS Device drivers Hardware Specification Software Specification Timing specification and physical specification Block selection/design Automotive Consumer Wireless Digital Imaging Networking Industrial Security Storage Application prototype testing Preliminary physical plan and block timing specification Block verification Application development Revised floorplan and block synthesis Top-level HDL Revised floorplan and block re-synthesis Application Specific Platform Application testing Top-level verification Trial placement and top-level synthesis Hardware and software co-verification Physical synthesis Verifications Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Design and Verification Flows (3/3) Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Simple Design Flow Tools available in the package: Lay out tool Circuit at the mask (layout) level Schematic Tool Circuit at the Schematics level LVS consistency mask = schematic ? Simulation: Spice or any Spice based engine Digital RC simulation Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Ejemplo Tanner Design Software 1 Suggested design flow L-Edit Circuit at the mask (layout) level 5 4 S-Edit Circuit at the Schematics level LVS consistency mask = schematic ? 2 3 Simulation: T-Spice or any Spice based engine Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Empresas de EDA Agilent Technologies Altera Corporation Ansoft Corporation Avant! (Synopsys) Cadence Design Systems Circuit Semantics, Inc. Dolphin Integration Magma Design Automation Mentor Graphics Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Silicon-Based Technology SpringSoft Synopsys & (Avant!) Synplicity SynTest Technologies Tanner Research TransEDA Verplex (Cadence) Xilinx, Inc. Herramientas EDA (1/2) Verilog Simulation nLint/LEDA/Nova Explorer/ DesignVerifier Verification Navigator Design Compiler/ Power Compiler/Ambit Formal Verification LEC/Formality 2005-05-30 Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Virtuoso/Laker/CosmosLE/L-Edit Layout Verification Silicon Ensemble/Apollo/Astro/SOC Encounter/Blast Fusion Full-custom Layout DFT Compiler/TetraMAX/ TurboDFT/FastScan/Verifault Place & Route PrimePower Design for Testability HDL Synthesis Debussy PrimeTime Power Analysis Code Coverage Analysis VERA Static Timing Analysis HDL Design Rule Checking HDL Debugging ModelSim/Sirocco/ Leapfrog/VSS Testbench Automation Verilog-XL/NC-Verilog/ ModelSim/VCS VHDL Simulation Calibre/Diva-Assura/Hercules/Dracula RC Extraction Calibre xRC/Star-RCXT/ Fire & Ice/Dracula LPE Herramientas EDA (2/2) Schematic Entry TCAD-Taurus Synplify Pro/FC II/Leonardo FPGA Design Maxplus II/Quartus II/ Foundation/ISE/ FPGA Advantage 2005-05-30 Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Alegro System-level Design Excalibur-ARM/Excalibur-Nios PCB Design System Explorer SOPC Flow DynaCell FPGA Synthesis Process Simulation ADS/Harmonica/ Symphony/Spectre RF SOC Emulation Cell Characterization Hspice/NanoSim/Eldo/ SBT Spice/T-Spice/ Smash/Spectre RF Simulation Circuit(MS) Simulation Composer/CosmosSE SPW/HDS/CoCentric System Studio/ SystemC Compiler/ Fixed-Point Designer/ ADS-DSP/COSSAP HW/SW Co-Verification Seamless CVE Herramietas Gratuitas Magic LASI Schematics VHDL Layout Routing and placing Xcircuit Simulation Electric Layout Simulation LVS IRSIM layout Schematic ……. 2005-05-30 Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Veamos un ejemplo local Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Detector de procedencia de sonido Tecnología TSMC 0.35 µm = 0.2 µm 3 mm Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Ejemplo “autóctono” (2) 170.000 transistores Approx. 2 bloques 100 etapas por bloque 1 Contador de 12 bits por bloque Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 1x Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 5x Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 10 x Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 50 x Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 100 x Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 200 x Inversor Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Hilo temático ¿Cuál es el ciclo de un Integrado? ¿Qué se hace en la fabrica? ¿Cómo se hace el diseño? ¿Cómo acceder hoy desde Argentina? ¿Cuál es el beneficio? Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones ¿Desde Argentina ? Máscara Software de CAD Acceso a fabricación bajo/mediano/gran volúmen Diseño a nivel esquemático Y simulación sobre PC estándar Circuito disponible para verificación Argentina Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Máscara se envía por e-mail a fábrica Extranjero ¿Cómo es el acceso a la FAb ? Máscara Software de CAD Acceso a fabricación bajo/mediano/gran volúmen Diseño a nivel esquemático Y simulación sobre PC estándar Circuito disponible para verificación Argentina Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Máscara se envía por e-mail a fábrica Extranjero Corridas múltiple chip Chip de la industria Chips educacionales Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones The MOSIS Service Consorcio Latinoamericano de Servicios de Integración Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Acuerdos Actuales Acuerdo con la compañía de servicios MOSIS para acceder el programa educacional de fabricación Detalle de Tecnologías accesibles en forma libre para educación AMI 1.5 µm AMI 0.5 µm Todas las tecnologías accesibles por MOSIS para la industria La presencia de MOSIS hoy en Bahía Blanca es la mejor muestra la disponibilidad de esta tecnología Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Prototipos de bajo volumen Prototipo experimental en AMI 1.5m (5-40 unidades) 3000 ARS a través de www.mosis.org (precio comercial) Y los precios de mediano volumen ??? Cualquiera puede acceder hoy día a precios razonables en tecnologías de 0.5 micrones Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Hilo temático ¿Cuál es el ciclo de un Integrado? ¿Qué se hace en la fabrica? ¿Cómo se hace el diseño? ¿Cómo acceder hoy desde Argentina? ¿Cuál es el beneficio? Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones Porqué conviene hacer diseño de Micro/Nano electrónica? Segmento de alto valor agregado que solo requiere RRHH Acceder a nuevos mercados SoC, SoP, IP cores, Silicon IP, Sensores inteligentes Plataforma para hacer electrónica Menores costos Prestaciones: tamaño, consumo, velocidad Precio comercial proceso 0.8m 2mm x 2mm Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones 1.000 10.000 100.000 27$ 5$ < 3$ Ampliando ventajas Simplificación Menores costos de montaje Menores costos de aprovisionamiento Mayor seguridad en el suministro Eficiencia Funcionalidad Menor tamaño Mayor velocidad Menor consumo Mayor libertad en el diseño Bajo costo de la complejidad adicional Confiabilidad Resguardo de la Propiedad Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones ¿Preguntas? Escuela Argentina de Microelectrónica, Tecnología y Aplicaciones
