Download Transparencias Tecnologías
Document related concepts
no text concepts found
Transcript
Tecnologías ] ] ] ] ] ] ] Tecnología TTL Tecnología CMOS Parámetros relevantes Hojas de características Elección de la familia lógica Encapsulados Otras tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL – TTL: Transistor-Transistor Logic – Tensiones de alimentación: GND=0V, +Vcc=5 V – Nivel de tensión de entrada para el 0 lógico: • VIL(min) = 0V • VIL(max) = 0,8V – Nivel de tensión de entrada para el 1 lógico: • VIH(min) = 2V • VIH(max) = 5V Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL – Nivel de tensión de salida para el 0 lógico: • VOL(min) = 0V • VOL(max) = 0,4V – Nivel de tensión de salida para el 1 lógico: • VOH(min) = 2,4V • VOH(max) = 5V Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL VIH(max) 5V 5V VOH(max) 1 lógico 1 lógico 2,4V 2V No predecible 0,8V 0 lógico 0V VIH(min) No predecible VIL(max) VIL(min) Niveles de tensión a la entrada Fernando Beltrán VOH(min) 0,4V 0V 0 lógico VOL(max) VOL(min) Niveles de tensión a la salida Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL – Márgenes de ruido: medida de la inmunidad al ruido de un circuito – VNH= VOH(min) - VIH(min) – VNL= VIL(max) - VOL(max) Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL 5V 5V VOH(min) VIH(min) Margen de ruido para el nivel alto VIL(max) VOL(max) Margen de ruido para el nivel bajo 0V VNH≈0.4V Fernando Beltrán VNL≈0.4V Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL +VCC A B S Puerta NAND GND Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL Las dos entradas en nivel alto H H +VCC OFF OFF ON L (<0,2V) ON Salida en nivel bajo GND Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL Una o ambas entradas en nivel bajo H L +VCC ON ON OFF H (>2,4V) OFF Salida en nivel alto GND Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL +V +VCC CC Sentido de la intensidad para salida nivel bajo L GND Fernando Beltrán GND Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL +V +VCC CC Sentido de la intensidad para salida nivel alto H GND Fernando Beltrán GND Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL +VCC Resistencia externa pull-up Salida en colector abierto GND Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL +VCC Salida en alta impedancia EN GND Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL > Tecnología CMOS ] Parámetros relevantes ] Hojas de características ] Elección de la familia lógica ] Encapsulados ] Otras tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología CMOS – CMOS: Complementary Metal Oxide Semiconductor (trans. efecto de campo) – Tensiones de alimentación variables: 0÷VDD – Suponiendo VDD=5V: • Nivel de tensión de entrada para el 0 lógico: – VIL(min) = 0V – VIL(max) = 1,5V • Nivel de tensión de entrada para el 1 lógico: – VIH(min) = 3,5V – VIH(max) = 5V Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología CMOS – Suponiendo VDD=5V: • Nivel de tensión de salida para el 0 lógico: – VOL(min) = 0V – VOL(max) = 0,1V • Nivel de tensión de salida para el 1 lógico: – VOH(min) = 4,9V – VOH(max) = 5V – Márgenes de ruido: VNH=VNL≈1,4V Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología CMOS +VDD +VDD A S S A GND B Inversor CMOS Puerta NAND CMOS Fernando Beltrán GND Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL ] Tecnología CMOS > Parámetros relevantes ] Hojas de características ] Elección de la familia lógica ] Encapsulados ] Otras tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes – Disipación de potencia (consumo) • Producto de tensión de alimentación por intensidad consumida por la puerta (promedio para salida en alto y salida en bajo) • En TTL no depende de la frecuencia • En CMOS aumenta linealmente con la frecuencia Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes – Retardo de propagación: tiempo que transcurre entre el cambio de nivel lógico en una entrada y el correspondiente cambio de nivel lógico a la salida • tPHL: retardo de propagación cuando la salida cambia de nivel alto a bajo • tPLH: retardo de propagación cuando la salida cambia de nivel bajo a alto – El retardo de propagación limita la frecuencia de trabajo de un circuito Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes: retardo de propagación – Por ejemplo, para un inversor: Entrada Salida tPHL Fernando Beltrán tPLH Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes – Producto velocidad-potencia: figura de mérito empleada para comparar diferentes familias lógicas. – Fan-out: límite para el número de entradas de puertas de carga que una determinada puerta puede excitar Se tiene que cumplir: IOH>IIH(1)+...+ IIH(n) IOL>IIL(1)+...+ IIL(n) Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes: fan-out IOH Fernando Beltrán IIH IOL IIL IIH IIL IIH IIL Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes – Otros parámetros temporales para dispositivos síncronos: • Para señales de reloj caracterizamos el tiempo de subida (tr) y de bajada(tf) del flanco: rise=subida fall=bajada tr Fernando Beltrán tf Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes – Otros parámetros temporales para dispositivos síncronos: • tiempo de set-up (ts): tiempo que debe mantenerse estable el valor lógico de la entrada antes del flanco activo del reloj para un correcto funcionamiento • tiempo de hold (th): tiempo que debe mantenerse estable el valor lógico de la entrada después del flanco activo del reloj para un correcto funcionamiento Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Parámetros relevantes: tiempo de setup y de hold CLK D tsetup thold Q tpLH Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL ] Tecnología CMOS ] Parámetros relevantes > Hojas de características ] Elección de la familia lógica ] Encapsulados ] Otras tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Hojas de características Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Hojas de características Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Hojas de características Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Hojas de características Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Hojas de características Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL ] Tecnología CMOS ] Parámetros relevantes ] Hojas de características > Elección de la familia lógica ] Encapsulados ] Otras tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Las familias lógicas se agrupan en series, según sus características de velocidad, consumo, etc. ] La series clásicas TTL son: – – – – 74L: TTL de bajo consumo 74S: TTL Schottky (alta velocidad) 74LS: TTL Schottky de bajo cosumo 74AS/ALS: Schottky avanzada y Schottky avanzada de bajo consumo – 74F: TTL rápida Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] La series clásicas CMOS son: – – – – – 4000: primera serie aparecida 74HC: CMOS de alta velocidad 74HCT: CMOS alta velocidad compatible TTL 74AC: CMOS avanzada 74ACT: CMOS avanzada compatible TTL Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] La elección de la familia lógica – Se recomienda la lectura del documento: Logic Selection Guide First Half 2002 (Rev. Q) (SDYU001Q, 3368 KB) de la página web de Texas Instruments http://focus.ti.com/docs/logic/catalog/resources/logiclit erature.jhtml Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] La elección de la familia lógica Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Ciclo de vida de un producto Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Interconexión de familias lógicas – Hay que verificar: • • • • • Fernando Beltrán VOH(min) >VIH(min) VOL(max) <VIL(max) IOH >IIH IOL >IIL Niveles de tensión de alimentación Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL ] Tecnología CMOS ] Parámetros relevantes ] Hojas de características ] Elección de la familia lógica > Encapsulados ] Otras tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Encapsulados – Se recomienda la página web de Philips http://www.semiconductors.philips.com/package/ Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Encapsulados Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Encapsulados Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Encapsulados Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Encapsulados Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Encapsulados Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Encapsulados Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Tecnología TTL ] Tecnología CMOS ] Parámetros relevantes ] Hojas de características ] Elección de la familia lógica ] Encapsulados > Otras tecnologías Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones Tecnologías ] Otras tecnologías – ECL • Emitter-Coupled Logic • Basada en transistores bipolares no saturados • Lógica de muy alta velocidad (tp≈1ns) – BiCMOS • Integra transistores bipolares y CMOS – E2CMOS • Basada en transistores de puerta aislada • Permiten la programación Fernando Beltrán Dpto. Ingeniería Electrónica y Comunicaciones