Download Descargar - Fices
Document related concepts
Transcript
AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. IMPLEMENTACIÓN DE UN CORRECTOR DE FACTOR DE POTENCIA ELEVADOR UTILIZANDO UN CIRCUITO INTEGRADO COMERCIAL J.E. Bosso1 y G.N. Gonzalez2 Asesores: F.M. Serra3 G.R. Catuogno4 12 Laboratorio de Control Automático (LCA), Facultad de Ingeniería y Ciencias Económico Sociales, Universidad Nacional de San Luis. RP #55, ex RN #148 Ext. Norte (5730). Villa Mercedes - San Luis Argentina 34 Grupo de Electrónica Aplicada (GEA), Facultad de Ingeniería, Universidad Nacional de Río Cuarto. RN #36 Km. 601 – (X5804BYA) - Río Cuarto - Córdoba - Argentina Resumen: En este trabajo se presenta la implementación de un corrector de factor de potencia activo que tiene por objetivo controlar la corriente de entrada al convertidor para obtener una baja distorsión armónica total y un factor de potencia cercano a la unidad. Primeramente, se estudiaron diferentes combinaciones de topologías de convertidores electrónicos de potencia y estrategias de control, con el objetivo de establecer la más conveniente en cuanto costo, rendimiento, complejidad y flexibilidad. Se optó por la implementación de un convertidor elevador y se aplicó una estrategia de control por corriente promedio, mediante el uso del integrado UC3854N. El desempeño del sistema es validado mediante resultados de simulación y experimentales. Palabras claves: Fuentes conmutadas, convertidor Elevador, THD, corrección de factor de potencia. 1. INTRODUCCIÓN En los últimos años, el desarrollo de los dispositivos semiconductores permitió que los sistemas electrónicos de potencia sean usados en forma creciente en aplicaciones residenciales, comerciales e industriales. Uno de los dispositivos de potencia más utilizados actualmente son las fuentes conmutadas (Switch Mode Power Supplies, SMPS), las cuales tienen numerosas ventajas respecto a las fuentes lineales tradicionales como mayor densidad de potencia, menor costo, tamaño reducido y mayor capacidad de regulación (Rashid, 2007). Si bien las SMPS pueden operar con alta eficiencia, debido a su comportamiento no lineal distorsionan la corriente de entrada provocando una elevada distorsión armónica total (Total Harmonic Distortion, THD) y un bajo factor de potencia (Power Factor, PF) (Van de Sype et al., 2004). Esto se debe a que para lograr un pequeño ripple en la tensión de salida, las SMPS utilizan un capacitor de gran valor, luego de la etapa de rectificación; lo cual produce una corriente de entrada pulsante que provoca un alto THD y un bajo PF. A pesar de que cada dispositivo, en baja potencia, no presenta problemas serios con las corrientes armónicas que produce, una gran cantidad de estos conectados a la red pueden distorsionar la forma de onda de la tensión de entrada. Debido a esto, en los últimos años la calidad de energía ha pasado a ser un tema importante y existen en la actualidad normas estrictas para su regulación. Algunas de las cuales son EN 50 006, IEC 61000, VDE 0838, VDE 0160, VDE 0712, ANSI/IEEE Std. 519-1992 (Vannoy et al., 2007). En Argentina el Ente Nacional Regulador de la Electricidad, ENRE, en su Resolución Nº99/97, determino un THD máximo de 20% para Baja y Media Tensión, y un THD máximo de 12% para Alta Tensión. Para lograr la reducción de armónicos y la corrección del factor de potencia, se utilizan los correctores de factor de potencia (Power Factor Corrector, PFC). Estos, se pueden dividir en dos grupos; activos y pasivos. Los pasivos son capaces de manejar altas potencias y son simples de diseñar y mantener. Sin embargo, el funcionamiento de un PFC pasivo es muy dependiente del sistema de energía y no permite lograr un alto PF. Aunque los PFC pasivos pueden ser todavía la mejor opción en muchas aplicaciones de alta potencia, los PFC activos dominan las aplicaciones de media y baja potencia permitiendo obtener un PF cercano a la unidad. Además, poseen buena capacidad de regulación y alta densidad de Área Estudiantil AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. potencia. Debido al incremento en la potencia que se puede manejar con los dispositivos semiconductores de potencia actuales se espera que en un futuro cercano los PFC activos sustituyan definitivamente a los pasivos (Rashid, 2007). Existen distintas topologías y estrategias de control para los PFC activos. Entre las topologías de potencia utilizadas se pueden mencionar los convertidores de corriente continua a corriente continua Reductor, Elevador, y Reductor-Elevador. Por otra parte las estrategias de control más utilizadas son, control por corriente pico, histéresis y corriente promedio (Rivero Rodríguez, 2004). Si bien existen diferentes formas de implementar la estrategia de control para el PFC, tales como la programación de un controlador digital de señales (Digital Signal Controller, DSC), circuitos integrados (Integrated Circuit, IC) comerciales, entre otros, en este trabajo se optó por utilizar un IC. Se estudiaron distintos tipos de IC comerciales y se selecciono y evaluó uno que pueda ser utilizado en un PFC de características similares al implementado en el trabajo presentado por Bosso et al. (2011). Se obtuvieron resultados de simulación y experimentales obtenidos con un prototipo de laboratorio construido en el Laboratorio de Control Automático (LCA), de la Universidad Nacional de San Luis (UNSL). 𝑃𝐹 = 𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 𝑅𝑒𝑎𝑙 . 𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 𝐴𝑝𝑎𝑟𝑒𝑛𝑡𝑒 (1) Cuando la tensión es sinusoidal y la corriente no lo es, el PF se puede descomponer en dos factores, 𝑃𝐹 = 𝑘𝜑 . 𝑘 𝑇𝐻𝐷 , (2) 𝑘𝜑 = 𝑐𝑜𝑠 𝜑, (3) donde, y 𝑘 𝑇𝐻𝐷 = 1 + (𝐼2 /𝐼1 )2 1 . + (𝐼3 /𝐼1 )2 + ⋯ . (4) El factor de desplazamiento 𝑘𝜑 , está relacionado con el ángulo de fase entre la corriente y la tensión, mientras que el factor de distorsión 𝑘 𝑇𝐻𝐷 , está relacionado con la forma de onda de la corriente. Entonces, el PF queda definido por, 𝑃𝐹 = 𝑐𝑜𝑠 𝜑 . 1 1 + (𝐼2 /𝐼1 )2 + (𝐼3 /𝐼1 )2 + ⋯ . 𝑐𝑜𝑠𝜑 = , 1 + 𝑇𝐻𝐷 2 (5) donde, 2. DESCRIPCIÓN DEL SISTEMA 𝑇𝐻𝐷 = 2.1 Conceptos generales. Los PFC permiten reducir la inyección de armónicos a la red y aumentar el PF de un sistema. El objetivo del PFC es que la corriente de entrada sea sinusoidal y este en fase con la tensión, teniendo por lo tanto un PF de entrada aproximadamente unitario y un THD lo más bajo posible (Rashid, 1995). El sistema general implementado se muestra en la Fig. 1 y está compuesto por una fuente de alimentación de corriente alterna, que generalmente es la red eléctrica, un rectificador de onda completa, un PFC, la carga y el control. Red de alimentación AC Rectificador AC-DC PFC Elevador DC-DC Carga Control Fig. 1: Esquema general del sistema implementado. El PF se define como la relación entre la potencia real y la potencia aparente, (𝐼2 /𝐼1 )2 + (𝐼3 /𝐼1 )2 + ⋯ . (6) La ecuación (6) describe el THD, donde I1 es el valor eficaz de la componente fundamental e I2, I3… In son los valores eficaces de las componentes armónicas de la corriente de entrada. 2.2 PFC. El PFC está constituido por un convertidor Elevador, conectado a la salida de un rectificador, el cual está compuesto por un inductor L, un transistor MOSFET Q1, un capacitor C y un diodo rápido D como se muestra en la Fig. 2. Las corrientes de entrada y salida están representadas por Ii e Io respectivamente, y las tensiones de entrada y salida por Vi y Vo, respectivamente. En este convertidor la tensión de salida es siempre mayor que la de entrada. Cuando la llave esta en conducción, el diodo queda polarizado inversamente, aislando la etapa de salida; en este momento se suministra de energía al inductor. Cuando la llave se abre, la salida recibe energía desde el inductor y desde la entrada. Área Estudiantil AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. Tabla 1. Parámetros del convertidor. Fig. 2: Topología del convertidor Elevador. Si el convertidor trabaja en modo de conducción continuo, cuando la corriente del inductor es siempre mayor que cero, la tensión de entrada está relacionada con la tensión de salida por la siguiente expresión 𝑉𝑜 𝑉𝑖 = 1 1−𝐷 , 𝑣 = 311 𝑠𝑖𝑛 2𝜋50𝑡 , (8) el valor medio rectificado está determinado por, 𝜋 = 198𝑉 . (9) Entonces, si 𝑉𝑖 = 198𝑉 y 𝑉𝑜 = 400𝑉, el ciclo de trabajo será 𝐷 = 0,505. Los elementos dinámicos del convertidor, se calculan utilizando las ecuaciones (10), (11), (12) y (13) (Todd, 1999), y basándose en los parámetros que se especifican en la Tabla 1 se obtienen los resultados de la Tabla 2. 𝐷= 𝑉𝑜 −𝑉 𝑖 𝑉𝑜 ∆𝐼 = 0,2 𝐿= 𝐶= . 2𝑃𝑜 𝑉𝑖 𝐷 16 W Vo 400 V Vi 198 V Vo,mín 350 V fs 62,5 kHz ∆I ∆t 50 mA 30 ms Elemento Valor [ ] L 30 mH C 25 µF Los dispositivos semiconductores del convertidor deben ser capaces de trabajar correctamente a la frecuencia de conmutación, fs, y de soportar la potencia que demanda la carga. Por lo tanto, el diodo y la llave de potencia, deben ser capaces de manejar los valores máximos de la tensión de salida y la corriente de entrada del convertidor. A continuación se calculan estos parámetros utilizando las siguientes ecuaciones (Todd, 1999): 𝑉𝑜,𝑚á𝑥 = 𝑉𝑜 + ∆𝑉𝑜 2 = 400𝑉 + 3𝑉 = 403𝑉. (15) y 𝐼𝑖,𝑚á𝑥 = 2𝑃𝑜 𝑉 𝑖,𝑚 í𝑛 = 2.16𝑊 95𝑉 = 238𝑚𝐴. (16) (10) 𝑉 𝑖,𝑚 í𝑛 𝑓𝑠 ∆𝐼 Po Tabla 2. Elementos dinámicos del Convertidor. La tensión de entrada del PFC es el valor medio de la tensión rectificada de red. Si la red entrega una tensión de línea definida por 2𝑉 𝑚 á𝑥 Valor [ ] (7) donde D representa el ciclo de trabajo de la llave (Rashid, 1995). 𝑉𝑖 = 𝑣𝑚𝑒𝑑𝑖𝑜 = Dato . . (11) (12) 2𝑃𝑜 ∆𝑡 𝑉𝑜2 −𝑉 𝑜 ,𝑚 í𝑛 2 . Se selecciona un diodo ultrarrápido MUR3060PT, que soporta una tensión máxima de 600V y una corriente máxima de 30A a 100oC (ON semiconductor, 2012), y un MOSFET IRFP460, que soporta una tensión máxima drenador-fuente de 500V y una corriente máxima de 11,6A a 100oC (ST, 2001). (13) 3. CONTROL DEL PFC y ∆𝑉𝑜 = 𝑃𝑜 𝜋𝑓𝑟 𝐶𝑜 𝑉𝑜 . (14) donde PO es la potencia de salida, ∆I es el ripple de la corriente de entrada, ∆t es el tiempo hold-up del capacitor, 𝑉𝑖,𝑚í𝑛 es la mínima tensión RMS que se espera de la línea (supondremos 95 VRMS para nuestro cálculo), 𝑓𝑟 es la frecuencia de la segunda armónica de la tensión de línea (100Hz en nuestro caso) y ∆𝑉𝑜 es el ripple de la tensión de salida (Todd, 1999). Se estudiaron las estrategias de control por corriente pico, histéresis, y corriente promedio, de las cuales se seleccionó la estrategia de control por corriente promedio por su inmunidad al ruido y porque es más económica de implementar, ya que en el mercado existen numerosos IC para implementar este tipo de control sobre un PFC. Área Estudiantil AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. Con esta estrategia se busca controlar la corriente de entrada Ii del convertidor para lograr un PF unitario, un THD bajo y una tensión de salida Vo regulada. En la Fig. 3 se muestra el esquema del sistema implementado, en el que se miden la corriente Ii y las tensiones Vi y Vo. Estas mediciones son procesadas mediante el controlador PFC el cual aplica la estrategia de control. De este controlador se obtiene, finalmente, la señal de modulación por ancho de pulso (Pulse-Width Modulation, PWM) necesaria para la conmutación de la llave de potencia. 3.1 Controlador. Se utilizó el IC UC3854N, de la empresa Texas Instruments, como controlador para el PFC. El mismo contiene todas las funciones necesarias para implementar el control por corriente promedio. Este IC contiene un amplificador de tensión, un multiplicador/divisor analógico, un amplificador de corriente, un PWM con frecuencia fija y un circuito driver para transistores MOSFET de potencia, como se observa en la Fig. 5. Se puede utilizar en sistemas monofásicos y trifásicos con tensiones de línea que varían desde 75 hasta 275 voltios y frecuencias del rango de 50Hz a 400Hz (Texas Instruments, 2011). Fig. 3: Esquema del sistema implementado. El diagrama en bloques del algoritmo de control se muestra en la Fig. 4. El mismo se compone por dos lazos de control anidados, uno de tensión y otro de corriente. Fig. 5: Diagrama en bloques del circuito integrado UC3854. En la Fig. 6 se muestra el circuito esquemático del PFC Elevador utilizando el UC3854N. A continuación se detalla el cálculo de los componentes que configuran al integrado y permiten conectarlo con el convertidor de potencia. Se siguió el procedimiento de diseño detallado en (Todd, 1999). Se selecciona la resistencia de medición de corriente RS, mediante la ecuación: Fig. 4: Diagrama del algoritmo de control. 𝑅𝑆 = En el control de tensión se compara la tensión Vo con una tensión de referencia de salida Vo ref, y al error resultante se le aplica un control proporcional integral (PI) para que el error en estado estable sea nulo. El control de corriente requiere de una corriente de referencia, Ii ref, para poder compararla con la corriente de entrada Ii medida. La corriente de referencia es calculada con el producto entre la tensión de entrada rectificada, |Vi|, y la salida del compensador PI de tensión. La |Vi| contiene información de la fase y la forma de onda que debe tener la Ii ref y la salida del compensador de tensión contiene información de la amplitud necesaria de Ii ref para mantener la tensión de salida, Vo, constante cuando se produzcan variaciones en la carga o en el valor nominal de Vi (Skanda, 2007) (López et al., 2009). Al error de corriente se le aplica un control PI. La salida de este compensador es comparada con una onda diente de sierra de frecuencia fs para obtener la señal de PWM que controla a la llave. 𝑉𝑟𝑠 𝐼𝑖,𝑚 á𝑥 = 2,1Ω ≅ 2,2Ω. (17) donde 𝑉𝑟𝑠 es la caída de tensión máxima que se permite en la resistencia RS. En este caso se eligió un valor de 0,5V. Luego se calcula 𝑉𝑟𝑠 con el valor comercial de RS, a través de la ecuación (17), y se obtiene 𝑉𝑟𝑠 = 0,59𝑉. El límite de la corriente pico en el UC3854N desactiva la salida PWM cuando el valor instantáneo de la corriente excede el valor máximo y se la activa cuando el pin 2 adquiere el potencial de masa. El valor de la corriente límite se establece por un divisor de tensión resistivo de la caída de tensión en la resistencia de medición RS. La ecuación para el divisor de tensión está dada por: 𝑅𝑝𝑘 2 = 𝑉𝑟𝑠 𝑅𝑝𝑘 1 𝑉 𝑅𝐸𝐹 = 786,6Ω. (18) donde Rpk1 y Rpk2 son las resistencias del divisor de tensión (Rpk1=10kΩ), 𝑉𝑅𝐸𝐹 son los 7,5V del UC3854N, y 𝑉𝑟𝑠 es la caída de tensión de la resistencia RS. Área Estudiantil AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. La operación del multiplicador está dada por 𝐼𝑀𝑂 = 𝐼𝐴𝐶 (𝑉 𝑉𝐸𝐴 −1) . 𝑉 𝐹𝐹 2 La máxima corriente en la resistencia de sensado RS deberá ser: (19) 𝐼𝑀𝐴𝑋 = donde 𝐼𝑀𝑂 es la corriente de salida del multiplicador, 𝐼𝐴𝐶 la corriente de entrada, 𝑉𝐹𝐹 es la tensión de realimentación y 𝑉𝑉𝐸𝐴 es el error de salida del amplificador de tensión. La tensión de entrada RMS mínima 𝑉𝑖,𝑚í𝑛 debe generar una 𝑉𝐹𝐹 = 1,5𝑉. Esto se logra con el divisor de tensión formado por 𝑅𝑅𝐹𝐹1 , 𝑅𝑅𝐹𝐹2 y 𝑅𝐹𝐹3 . La ecuación para realizar este cálculo es 𝑉𝐹𝐹 = 𝑉 𝑖,𝑚 í𝑛 𝑅𝐹𝐹 3 𝑅𝐹𝐹 1 +𝑅𝐹𝐹 2 +𝑅𝐹𝐹 3 . 𝑉 𝑖,𝑝𝑖𝑐𝑜 = 𝑉 𝑖,𝑅𝑀𝑆 ,𝑚 á𝑥 2 𝐼𝐴𝐶 ,𝑚 á𝑥 . ≅ 1𝑀Ω. (21) 𝑅𝐵1 es una resistencia de polarización y se define como 𝑅𝐵1 = 0,25𝑅𝑉𝐴𝐶 = 250𝑘Ω. (22) La frecuencia del oscilador del PWM está determinada por CT y RSET, los cuales se conectan a los pines 14 y 12 respectivamente. RSET debe ser elegida primero porque afecta al máximo valor de 𝐼𝑀𝑂 , como se muestra en la siguiente ecuación: 𝐼𝑀𝑂 𝑀Á𝑋 = 3,75 𝑅𝑆𝐸𝑇 . 3,75 2𝐼𝑉𝐴𝐶 ,𝑚 á𝑥 = 3,75𝑅𝑉𝐴𝐶 2𝑉 𝑖,𝑝𝑖𝑐𝑜 𝐶𝑇 = = 4,9 ≅ 5,6𝑘Ω. 𝑉 𝑟𝑠 ,𝑝𝑖𝑐𝑜 1,12 2𝐼𝐴𝐶 ,𝑚 á𝑥 = 865Ω ≅ 1𝑘Ω. = 3,5𝑛𝐹. (27) (24) (25) 5,2 𝐿 𝑓𝑠 𝑅𝑆 𝑉𝑜 = 11. (28) Las resistencias del lazo de realimentación del control de corriente se determinan por: 𝑅𝐶𝐼 = 𝑅𝑚𝑜 . (29) 𝑅𝐶𝑍 = 𝑅𝐶𝐼 𝐺𝐴𝐶 = 11𝑘Ω. (30) y La frecuencia de corte del lazo de corriente está determinada por: 𝑓𝐶𝐼 = 𝑉𝑜 𝑅𝑆 𝑅𝐶𝑍 5,2 2𝜋𝐿 𝑅𝐶𝐼 = 9875,7𝐻𝑧. (31) La selección de 𝐶𝐶𝑍 se realiza, con el fin de colocar un cero en la frecuencia de corte, mediante el uso de la siguiente ecuación: 1 𝐶𝐶𝑍 = 2𝜋 𝑅𝐶𝑍 𝑓 𝐶𝐼 = 1,46𝑛𝐹. (32) La selección de 𝐶𝐶𝑃 se realiza, con el fin de colocar un polo en la fs/2, mediante el uso de la siguiente ecuación: 𝐶𝐶𝑃 = 1 2𝜋 𝑓 𝑆 𝑅𝐶𝑍 = 231𝑝𝐹. (33) La ganancia de amplificador de error de tensión se calcula con la ecuación: La resistencia 𝑅𝑚𝑜 se calcula con la siguiente ecuación: 𝑅𝑚𝑜 = 1,25 𝑓𝑠 .𝑅𝑆𝐸𝑇 Se calcula la ganancia del amplificador de corriente con la siguiente ecuación: (23) Esta expresión también establece la máxima corriente controlada por el PWM. Hay que tener en cuenta que la corriente de salida del multiplicador nunca supera el doble de IAC. Por lo tanto 𝑅𝑆𝐸𝑇 está determinada por (24). 𝑅𝑆𝐸𝑇 = (26) Una vez seleccionadas RS, RMO y RSET se calcula el valor de CT para la frecuencia PWM deseada, 𝑓𝑠 = 62,5𝑘𝐻𝑧, según la siguiente ecuación: 𝐺𝐴𝐶 = La resistencia 𝑅𝑉𝐴𝐶 limita la corriente de entrada 𝐼𝐴𝐶,𝑚á𝑥 . del Pin IVAC a 400µA, y se calcula con 𝐼𝐴𝐶 ,𝑚 á𝑥 . = 305𝑚𝐴. 𝑅𝑆 (20) donde se elije 𝑅𝐹𝐹1 = 1𝑀Ω, 𝑅𝐹𝐹2 = 100𝑘Ω, y se calcula una 𝑅𝐹𝐹3 = 17,6𝑘Ω ≅ 18𝑘Ω. 𝑅𝑉𝐴𝐶 = 𝐼𝑀𝑂 𝑀 Á𝑋 𝑅𝑀𝑂 𝐺𝑉𝐴 = 0,06 4𝜋𝑓 𝑙 𝐶𝑜 𝑉𝑜 𝑃𝑜 = 0,023. (34) A continuación se calculan los componentes de la red de realimentación del control de tensión. Se elige arbitrariamente 𝑅𝑉𝐼 = 560𝑘Ω. Área Estudiantil AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. D5 MUR3060PT L D1 D2 Rv i Vs M1 IRFP460 C Rg D3 Rc Rv d D4 RS 0 Rf f 1 Rv ac R1 Rs Rmo Rpk2 Ccz Rci Rcz Ccp RENA 10 6 4 2 8 11 Rf f 2 Rb1 Cf f 1 C2 0 0 14 12 13 9 Ct Rset Rf f 3 Rpk1 15 Css Cpk ENA CAOUT IAC GTDRV ISNS MULTOUT PKLMT VAOUT VRMS VSNS CT REST SS VREF 3 16 5 7 Rv f Cv f UC3854 VCC C3 0 0 2 C3 D6 1 1N4748 0 0 Fig. 6: Circuito Esquemático del PFC Elevador. Se calculan 𝑅𝑉𝐷 y 𝐶𝑉𝐹 con las ecuaciones, 𝑅𝑉𝐷 = 𝑅𝑉𝐼 𝑉 𝑅𝐸𝐹 𝑉𝑜 − 𝑉 𝑅𝐸𝐹 = 10,7𝑘Ω ≅ 10𝑘Ω. (35) Y 𝐶𝑉𝐹 = 1 4𝜋 𝑓 𝑙 𝑅𝑉𝐼 𝐺𝑉𝐴 = 123𝑝𝐹. (36) La frecuencia del lazo de tensión es 𝑓𝑉𝐼 = 𝑃𝑜 4 𝑉𝑜 𝑅𝑉𝐼 𝐶𝑂 𝐶𝑉𝐹 (2𝜋 )2 = 1534,1𝐻𝑧. Fig. 7: Fotografía del PFC Elevador implementado. (37) 4. RESULTADOS DE SIMULACIÓN Y EXPERIMENTALES Se calcula 𝑅𝑉𝐹 con la siguiente ecuación: 𝐶𝑉𝐹 = 1 2𝜋 𝑓 𝑉𝐼 𝐶𝑉𝐹 = 843𝑘Ω ≅ 820𝑘Ω. (38) Los capacitores 𝐶𝐹𝐹1 y 𝐶𝐹𝐹2 , típicamente tienen valores de 0,1µF y 0,47µF respectivamente. 3.2 Implementación. Se diseñó la placa de circuito impreso basándose en el circuito de la Fig. 6. La placa se realizó en doble capa para reducir el tamaño y tener mayor comodidad para ordenar los elementos sobre la misma. En la Fig. 7 se muestra una fotografía del PFC Elevador implementado, la placa de circuito impreso se divide en tres sectores fundamentales; la entrada de la línea junto a un filtro de EMI, el rectificador junto al convertidor Boost, y el circuito de control. 4.1 Resultados de simulación. Con el fin de evaluar el desempeño del PFC, se realizaron simulaciones utilizando SimPower System de Matlab. Se seleccionaron los componentes que constituyen el convertidor de potencia y se configuraron sus parámetros de acuerdo a los resultados obtenidos en la sección anterior. El UC3854N se simuló aplicando la estrategia de control por corriente promedio mediante bloques de control. Con todo esto se lograron reproducir condiciones cercanas a las reales para realizar las simulaciones. En la Fig. 8 se muestra la tensión de salida. Se puede observar que la misma posee un valor medio de 400V, y contiene un ripple de aproximadamente 6V con una frecuencia igual al doble de la frecuencia fundamental de la línea. Área Estudiantil AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático En la Fig. 9 y 10 se presentan las gráficas de la tensión y la corriente de entrada, sin aplicar y aplicando PFC respectivamente, es decir, sin activar la llave de potencia o conmutándola aplicando el control. Las mismas están expresadas en valores por unidad (p.u.) para poder compararlas mejor. Se concluye que cuando se utiliza un PFC las formas de onda están en fase y la forma de la corriente posee baja distorsión. En la Fig. 11 se observa la FFT de la corriente de entrada sin PFC, con la cual obtenemos un THD=148,37% y un PF=0,56. En la Fig. 12 se muestra la FFT de la corriente de entrada con PFC, en la cual la fundamental se encuentra a 50Hz, y a través de la misma obtenemos un THD=23,52% y un PF=0,9755. 500 Amplitud [V] 450 Mag [% de Fundamental] 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. THD= 23.52% - FP= 0,9755 100 50 0 0 500 1000 Frequencia [Hz] 1500 2000 Fig. 12: FFT de la Corriente de entrada con PFC. 4.2 Resultados experimentales. Para obtener resultados experimentales se construyó el prototipo del sistema que se muestra en la Fig. 7 y a través de un osciloscopio digital, Tektronik THS710, se obtuvieron las formas de onda de la tensión de salida, y de la tensión y corriente de entrada. Para graficar la FFT y obtener el valor de THD de la corriente de entrada se utilizo un software desarrollado en Matlab. Para determinar el valor del PF se utilizo la ecuación (5). 400 350 300 0 0.01 0.02 0.03 Tiempo [s] 0.04 0.05 Amplitud [p.u.] Fig. 8: Tensión de salida del PFC Boost. Tensión de Entrada Corriente de Entrada 1 0 -1 0 0.01 0.02 0.03 Tiempo [s] 0.04 0.05 Amplitud [p.u.] Fig. 9: Formas de onda de la Tensión y Corriente de Entrada sin PFC. Tensión de Entrada Corriente de Entrada 1 0 -1 0 0.01 0.02 0.03 Tiempo [s] 0.04 0.05 Fig. 10: Formas de onda de la Tensión y Corriente de Entrada con PFC. En la Fig. 14 y 15 se presentan las gráficas de la tensión y la corriente de entrada, sin aplicar y aplicando PFC, respectivamente. Las mismas están expresadas en valores por unidad (p.u.) con el objetivo de compararlas. De la misma manera que en simulación, se concluye que cuando se utiliza PFC las ondas están en fase y la forma de la corriente tiende a parecerse a la forma de la tensión. En la Fig. 16 se muestra la FFT de la corriente de entrada sin PFC, con la cual obtenemos un THD=283,64% y un PF=0,3325. En la Fig. 17 se muestra la FFT de la corriente de entrada con PFC, en la cual la fundamental se encuentra a 50Hz, y de la misma obtenemos un THD=13,8% y un PF=0,9906. THD= 148.37% - PF=0.56 100 450 Amplitud [V] Mag (% de Fundamental) En la Fig. 13 se presenta la tensión de salida. Se puede observar que la misma posee un valor medio de 377 V, y contiene un ripple de aproximadamente 8V con una frecuencia igual al doble de la frecuencia fundamental de la línea. La reducción del valor medio de la tensión de salida con respecto al valor obtenido por simulación se debe a que se utilizó un valor de resistencia comercial mayor que el valor de RVD, que se calculó en la sección 3. El pequeño incremento en el ripple se debe al uso de un capacitor comercial de 16,5 µF, de menor valor que el calculado y utilizado en simulación. 50 0 0 500 1000 Frequencia [Hz] 1500 400 350 2000 300 Fig. 11: FFT de la Corriente de entrada sin PFC. 0 0.01 0.02 0.03 Tiempo [s] Fig. 13: Tensión de salida del PFC Boost. Área Estudiantil 0.04 0.05 AADECA 2012 – Semana del Control Automático –23º Congreso Argentino de Control Automático 3 al 5 de Octubre de 2012 – Buenos Aires, Argentina. Amplitud [p.u.] 2 Tensión de Entrada Corriente de Entrada 1 0 -1 -2 0 0.01 0.02 0.03 Tiempo [s] 0.04 0.05 PF = 0,9906. De esta forma se logró cumplir con la Resolución ENRE Nº99/97 que se aplica en Argentina. Como trabajo futuro se pretende probar el PFC con otro tipo de cargas lineales y no lineales para evaluar mejor su funcionamiento. Luego se intentará elevar la potencia del PFC al orden de los kilowatts para su posterior integración a un nuevo proyecto del LCA. Fig. 14: Formas de onda de la Tensión y Corriente de Entrada sin PFC. Tensión de Entrada Corriente de Entrada 1 Amplitud [p.u.] REFERENCIAS 0 -1 0 0.01 0.02 0.03 Tiempo [s] 0.04 0.05 Fig. 15: Formas de onda de la Tensión y Corriente de Entrada con PFC. THD =283,64% PF=0,3325 Amplitud [p.u.] 0.06 0.04 0.02 0 0 500 1000 Frecuencia (Hz) 1500 2000 Fig. 16: FFT de la Corriente de entrada sin PFC. THD=13,8% - FP=0,9906 Amplitud [p.u.] 0.4 0.3 0.2 0.1 0 0 500 1000 Frecuencia [Hz] 1500 2000 Fig. 17: FFT de la Corriente de entrada con PFC. 5. CONCLUSIONES Y TRABAJOS FUTUROS En este trabajo se implementó un PFC, utilizando un convertidor elevador con una estrategia de control por corriente promedio, para obtener un alto PF y bajo THD en la corriente de entrada. Bosso, J.E., G.N. González, F.M. Serra, G.R. Catuogno (2011). Corrector de Factor de Potencia monofásico utilizando un convertidor Elevador, Reunión de Trabajo en Procesamiento de la Información y Control, RPIC. López, V.M., F.J. Azcondo, A. de Castro, O. García (2009). Corrección de Factor de Potencia, sin medida de corriente, mediante implementación en FPGA de One-Cycle Control, SAAEI. Mohan, N., T. Undeland, and W. Robbins (2002). Power Electronics: Converters, Applications, and Design, Wiley. ON semiconductor, 2012. Data Sheet MUR3060PT. Rashid, M.H. (1995), Electrónica de Potencia, Circuitos, Dispositivos y Aplicaciones, Prentice Hall. Rashid, M.H. (2007). Power Electronics Handbook, Elsevier Inc., 2da edición, USA. Rivero Rodríguez, N. (2004). Control de Convertidores Boost con PFC, Mod. y Control de Conv. Electrónicos de Potencia, UDELAR. Skanda, V. (2007). Application Note AN1106, “Power Factor Correction in Power Conversion Applications Using the dsPIC DSC”, Microchip. ST, 2001. Data Sheet IRFP460. Texas Instruments, 2011. Data Sheet UC3854N. Todd, P.C. (1999). Application Note U-134 “UC3854 Controlled Power Factor Correction Circuit Design”, Unitrode. Van de Sype, D.M., K. De Gussemé, A.P. Van den Bossche, J.A.A. Melkebeek (2004). A Sampling Algorithm for Digitally Controlled Boost PFC Converters, IEEE Transactions on Power Electronics, vol.19, pp. 649–617. Vannoy, D.B., M.F. McGranagham, S.M. Halpin, W.A. Moncrief, D.D. Sabin (2007). Roadmap for Power-Quality Standards Development, IEEE Transactions on Industry Applications, vol.43, no.2. Se utilizo el UC3854N, de la empresa Texas Instruments. Este IC es una opción económica, compacta y robusta. Además contiene todas las funciones necesarias para implementar el control por corriente promedio. Los resultados de simulación y experimentales son favorables. Se pudo corregir el PF y el THD de la corriente de entrada, logrando un THD = 13,8% y un Área Estudiantil