Download 32017 - DDAN - Diseño Digital de Alto Nivel - etsetb

Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
Unidad responsable:
230 - ETSETB - Escuela Técnica Superior de Ingeniería de Telecomunicación de Barcelona
Unidad que imparte:
710 - EEL - Departamento de Ingeniería Electrónica
Curso:
2014
Créditos:
6
Capacidades previas
Diseño digital combinacional y secuencial. Diseño analógico. Lenguajes de descripción hardware a nivel RTL (VHDL).
Arquitectura de sistemas basados en microprocesador. Sistemas digitales programables.
Requisitos
Metodologías docentes
Objetivos de aprendizaje de la asignatura
Comprensión de la metodología de descripción, verificación funcional y síntesis de sistemas electrónicos utilizando
lenguajes de descripción hardware de alto nivel.
Análisis de las etapas fundamentales que constituyen el proceso de síntesis de alto nivel de sistemas electrónicos.
Análisis de las alternativas disponibles para llevara a cabo la partición de un sistema en componentes hardware y
software.
Comprensión de las extensiones de los lenguajes de descripción hardware de alto nivel para llevar a cabo el modelado de
sistemas analógicos y mixtos.
Realización de diseños utilizando lenguajes de descripción de alto nivel.
1/8
Universitat Politècnica de Catalunya
Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
Contenidos
1. Introducció (4 hores)
Competencias de la titulación a las que contribuye el contenido:
1.1. Lenguajes de descripción hardware
Competencias de la titulación a las que contribuye el contenido:
1.2. Metodología de diseño
Competencias de la titulación a las que contribuye el contenido:
1.3. Arquitecturas de sistemas integrados (System On Chip ¿ SOC)
Competencias de la titulación a las que contribuye el contenido:
1.4. Tendencias
Competencias de la titulación a las que contribuye el contenido:
2. El lenguaje de descripción hardware Verilog (4 horas)
Competencias de la titulación a las que contribuye el contenido:
2.1. Introducción al lenguaje Verilog
Competencias de la titulación a las que contribuye el contenido:
2.2. Diseño y síntesis basados en el lenguaje Verilog
Competencias de la titulación a las que contribuye el contenido:
3. El lenguaje de descripción SystemVerilog (4 horas)
Competencias de la titulación a las que contribuye el contenido:
2/8
Universitat Politècnica de Catalunya
Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
3.1. Introducción
Competencias de la titulación a las que contribuye el contenido:
3.2. Tipos de datos escalares y compuestos
Competencias de la titulación a las que contribuye el contenido:
3.3. Definición de interfaces
Competencias de la titulación a las que contribuye el contenido:
3.4. Modelado de comportamiento y de transacciones
Competencias de la titulación a las que contribuye el contenido:
4. El lenguaje de descripción SystemC (4 horas)
Competencias de la titulación a las que contribuye el contenido:
4.1. Introducción
Competencias de la titulación a las que contribuye el contenido:
4.2. Modelado funcional
Competencias de la titulación a las que contribuye el contenido:
4.3. Diseño de interfaces y canales
Competencias de la titulación a las que contribuye el contenido:
4.4. Modelado de transacciones
Competencias de la titulación a las que contribuye el contenido:
3/8
Universitat Politècnica de Catalunya
Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
4.5. Verificación y depuración
Competencias de la titulación a las que contribuye el contenido:
5. Introducción a la síntesis a nivel de arquitectura (2 horas)
Competencias de la titulación a las que contribuye el contenido:
5.1. Conceptos básicos
Competencias de la titulación a las que contribuye el contenido:
5.2. Compilación i optimización
Competencias de la titulación a las que contribuye el contenido:
6. Estrategias de planificación (4 horas)
Competencias de la titulación a las que contribuye el contenido:
6.1. Introducción
Competencias de la titulación a las que contribuye el contenido:
6.2. Planificación de sistemas dominados por recursos
Competencias de la titulación a las que contribuye el contenido:
6.3. Planificación de sistemas dominados por control
Competencias de la titulación a las que contribuye el contenido:
7. Estrategias de asignación y compartición de recursos (4 horas)
Competencias de la titulación a las que contribuye el contenido:
4/8
Universitat Politècnica de Catalunya
Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
7.1. Introducción
Competencias de la titulación a las que contribuye el contenido:
7.2. Asignación y compartición de sistemas planificados
Competencias de la titulación a las que contribuye el contenido:
7.3. Planificación y asignación concurrentes
Competencias de la titulación a las que contribuye el contenido:
7.4. Asignación y compartición de sistemas no planificados
Competencias de la titulación a las que contribuye el contenido:
7.5. Selección de módulos
Competencias de la titulación a las que contribuye el contenido:
7.6. Testabilidad
Competencias de la titulación a las que contribuye el contenido:
8. Tendencias en la descripción de alto nivel de sistemas (4 horas)
Competencias de la titulación a las que contribuye el contenido:
8.1. Síntesis a nivel de sistema (Hardware/Software Co-design)
Competencias de la titulación a las que contribuye el contenido:
8.2. Síntesis para la testabilidad
Competencias de la titulación a las que contribuye el contenido:
5/8
Universitat Politècnica de Catalunya
Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
8.3. Síntesis para dispositivos reconfigurables dinámicamente
Competencias de la titulación a las que contribuye el contenido:
8.4. Diseño de alto nivel de sistemas analógicos (VHDL-AMS, SystemC-AMS)
Competencias de la titulación a las que contribuye el contenido:
Sistema de calificación
Examen final: 30%
Trabajo dirigido: 20%
Prácticas de laboratorio: 50%
Normas de realización de las actividades
6/8
Universitat Politècnica de Catalunya
Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
Bibliografía
Básica:
Thomas, D.E.; Moorby, P.R. The verilog hardware description language [en línea]. 5th ed. Boston [etc.]: Kluwer Academic
Publishers, 2002 [Consulta: 29/11/2011]. Disponible a:
<http://ebooks.springerlink.com/UrlApi.aspx?action=summary&v=1&bookid=78574>. ISBN 1402070896.
Sutherland, S.; Davidmann, S.; Flake, P. Systemverilog for design: a guide to using systemverilog for hardware design and
modeling. 2nd ed. New York: Springer, 2006. ISBN 0387333991.
Grötker, T. [et al.]. System design with SystemC [en línea]. Boston: Kluwer Academic Publishers, 2002 [Consulta:
29/11/2011]. Disponible a: <http://ebooks.springerlink.com/UrlApi.aspx?action=summary&v=1&bookid=78559>. ISBN
1402070721.
De Michelli, G. Synthesis and optimization of digital circuits. New York: McGraw Hill, 1994. ISBN 0071132716.
Ashenden, P.J.; Peterson, G.D.; Teegarden, D.A. The system designer's guide to VHDL-AMS: analog, mixed-signal, and mixedtechnology modeling. San Francisco: Morgan-Kaufmann, 2003. ISBN 1558607498.
Gupta, R.K. Co-synthesis of hardware and software for digital embedded systems. Boston [etc.]: Kluwer Academic Publishers,
1995. ISBN 0792396138.
Complementaria:
Michel, P.; Lauther, U.; Duzy, P. (eds.). The synthesis approach to digital system design. Boston: Kluwer Academic
Publishers, 1992. ISBN 0792391993.
Gajski, D.D. [et al.]. High level synthesis: introduction to chip and system design. Boston: Kluwer Academic Publishers, 1992.
ISBN 0792391942.
Gajski, D.D. [et al.]. Specification and design of embedded systems. Englewood Cliffs, NJ: Prentice-Hall, 1994. ISBN
0131507311.
Jerraya, A.A. [et al.]. Behavioral synthesis and component reuse with VHDL. Boston [etc.]: Kluwer Academic Publishers,
1997. ISBN 0792398270.
Lee, J.M. Verilog Quickstart: a practical guide to simulation and synthesis in Verilog [en línea]. 3rd ed. Boston (Mass.) [etc.]:
Kluwer Academic Publishers, 2002 [Consulta: 29/11/2011]. Disponible a:
<http://ebooks.springerlink.com/UrlApi.aspx?action=summary&v=1&bookid=78588>. ISBN 0792376723.
Brayton, R.K. [et al.]. Logic minimization algorithms for VLSI synthesis. Boston, MA [etc.]: Kluwer Academic Publishers, 1990.
ISBN 0898381649.
Ghosh, S. Hardware description languages: concepts and principles. New York: IEEE Press, 2000. ISBN 0780347447.
Chang, H. [et al.]. Surviving the SOC revolution: a guide to platform-based design [en línea]. Boston [etc.]: Kluwer Academic
Publishers, 1999 [Consulta: 29/11/2011]. Disponible a:
<http://ebooks.springerlink.com/UrlApi.aspx?action=summary&v=1&bookid=78558>. ISBN 0792386795.
Keating, M.; Bricaud, P. Reuse methodology manual for system-on-a-chip designs [en línea]. 3rd ed. Boston [etc.]: Kluwer
Academic Plublishers, 2002 [Consulta: 29/11/2011]. Disponible a:
<http://ebooks.springerlink.com/UrlApi.aspx?action=summary&v=1&bookid=78547>. ISBN 1402071418.
Bening, L.; Foster, H. Principles of verifiable RTL design: a functional coding style supporting verification processes in verilog
[en línea]. 2nd ed. Norwell: Kluwer Academic Publishers, 2001 [Consulta: 29/11/2011]. Disponible a:
<http://ebooks.springerlink.com/UrlApi.aspx?action=summary&v=1&bookid=78538>. ISBN 0306476312.
Bergeron, J. Writing testbenches: functional verification of HDL models [en línea]. 2nd ed. Boston (Mass.): Kluwer Academic
Publishers, 2003 [Consulta: 29/11/2011]. Disponible a: <http://www.springerlink.com/content/k44445/>. ISBN
9781402074011.
Otros recursos:
7/8
Universitat Politècnica de Catalunya
Última modificación: 29-04-2014
32017 - DDAN - Diseño Digital de Alto Nivel
Documentación de soporte y apuntes de la asignatura.
8/8
Universitat Politècnica de Catalunya