Download LABORATORIO DE ELECTRÓNICA DIGITAL Práctica 5

Laboratorio de Electrónica Digital
Departamento de Tecnología Electrónica, Universidad de Vigo
LABORATORIO DE ELECTRÓNICA DIGITAL
Práctica 5
DISEÑO JERÁRQUICO. SUMADOR BINARIO DE 4 BITS CON SALIDA DE
ACARREO
1.- OBJETIVOS
Diseñar y comprobar el funcionamiento de un circuito electrónico que sume dos números binarios
de cuatro bits (A, B) y que genere el acarreo de salida (C). Realizar un diseño jerárquico utilizando
bloques funcionales que implementen las funciones de un semisumador (half-adder) de 1 bit (ver
guía de diseño jerárquico de la documentación).
2.- TAREAS PREVIAS A LA ASISTENCIA AL LABORATORIO
- Lectura de la práctica.
- Estudio de cómo se realiza un diseño jerárquico mediante bloques (ver documentación).
- Diseño del circuito sumador utilizando bloques jerárquicos.
3.- DESARROLLO DE LA PRÁCTICA
3.1.- Simulación del diseño.
- Introducir el esquema del diseño del circuito sumador de cuatro bits con salida de acarreo
usando las copias que sean necesarias del bloque funcional semisumador de 1 bit.
- Realizar la simulación del diseño. Se utilizarán dos buses de 4 bits para los operandos (A,
B), un bus de 4 bits para la salida (SUMA) y un hilo de 1 bit para el acarreo (C). Se
generarán dos estímulos para los operandos con los valores adecuados para verificar el buen
funcionamiento del circuito.
3.2.- Montaje del circuito.
Realizar el montaje del circuito en la placa de prototipos. Se tendrán en cuenta todas las
recomendaciones dadas para las prácticas anteriores.
Realizar el montaje paso a paso, comprobando cada etapa por separado. Es decir, primero se
montará el circuito que realizará la suma de 1 bit y se comprueba su correcto funcionamiento.
Después se añadirán las puertas y conexiones necesarias para realizar sumas de 2 bits y se
comprueba su correcto funcionamiento. A continuación se pasa a añadir la parte del circuito que
realizará una suma de 3 bits y por último se añade la última parte del circuito que permitirá obtener
sumas de 4 bits.
Las señales de entrada (A, B) se generarán mediante los microinterruptores de la placa de
entrada/salida (ver documentación).
Visualizar la suma empleando el display de 7 segmentos de la placa de entrada/salida y el acarreo
en el punto decimal de dicho display.
3.3.- Verificación.
Comprobar el correcto funcionamiento del montaje con los vectores de test utilizados en la
simulación.
Página 5.1
Laboratorio de Electrónica Digital
Departamento de Tecnología Electrónica, Universidad de Vigo
4.- MATERIAL PARA LA REALIZACIÓN DE LA PRÁCTICA
Circuitos Integrados:
Unidades
Modelo
Descripción
2
2
1
74LS86
74LS08
74LS32
4 puertas OR exclusiva de 2 entradas
4 puertas AND de 2 entradas
4 puertas OR de 2 entradas.
5- UBICACIÓN DE LOS COMPONENTES EN LA PLACA.
74LS32
74LS86 74LS08
74LS86 74LS083
Página 5.2