Download Diseño de Hardware con VHDL - Laboratorio de Electrónica

Diseño de Hardware con VHDL
Facultad de Ingenierı́a
Laboratorio Electrónica
Segundo Semestre, 2015
Field Programmable Gate Array (FPGA)
• De una manera superficial podemos decir que las FPGA son chips
de silicio reprogramables. Utilizando bloques de lógica
pre-construidos y recursos para ruteo programables, podemos
configurar estos chips para implementar funcionalidades
personalizadas en hardware.
• El uso de FPGA en la industria ha sido impulsada por el hecho de
que estos combinan lo mejor de los ASICs y de los sistemas
basados en procesadores. Ofrecen velocidades temporizadas por
hardware y fiabilidad, pero sin requerir altos volúmenes de recursos
para compensar el gran gasto que genera un diseño personalizado
de ASIC.
• La lógica programable puede reproducir desde funciones tan
sencillas como las llevadas a cabo por una puerta lógica o un
sistema combinacional hasta complejos sistemas en un chip.
2 de 34
Ventajas y Desventajas
Ventajas
• Rendimiento (Paralelismo y
Algoritmos)
• Tiempo en llegar al mercado
• Precio
• Fiabilidad
• Mantenimiento a largo plazo
• Hardware a la medida
3 de 34
Desventajas
• Precio
• Entornos de desarrollo de
propietarios
• Lenguaje Complejo
FPGA vs Micro
¿Por qué utilizar una FPGA y no un Microcontrolador?
4 de 34
Aplicaciones
5 de 34
FPGA
6 de 34
Elbert V2 - Spartan 3A
• FPGA: Spartan XC3S50A
• 16 Mb SPI flash memory.
• USB 2.0 interface for On-board
flash programming.
• ELBERT V2 es una FPGA
simple pero versátil para el
aprendizaje y desarrollo.
• Una excelente opción para
aprender y experimentar en el
diseño de sistemas con FPGA.
• FPGA configuration via JTAG
and USB
• 8 LEDs ,6 Push Buttons, 3
Seven Segment Displays, DIP
switch.
• VGA output, Stereo audio out,
Micro SD card adapter.
• 39 IOs for user defined purposes
• On-board voltage regulators.
7 de 34
Very high-speed ICs Hardware Description Language
(VHDL)
VHDL es un lenguaje definido por el IEEE usado por ingenieros para
describir circuitos digitales. VHDL es el acrónimo que representa la
combinación de VHSIC y HDL, donde VHSIC es el acrónimo de Very
High Speed Integrated Circuit y HDL es a su vez el acrónimo de
Hardware Description Language.
8 de 34
Origen VHDL
VHDL surge a principios de los ’80 de un proyecto DARPA (Agencia
de investigación del Departamento de Defensa de los EE.UU.) llamado
VHSIC. Aparece como una manera de describir circuitos integrados
debido a la crisis del ciclo de vida del Hardware; ya que cada dı́a los
circuitos integrados eran más complicados, y el coste de reponerlos
cada vez era mayor, porque no estaban correctamente documentados.
VHDL nació como una manera estándar de documentar los circuitos y
al mismo tiempo, se vio que la expresividad de VHDL permitirı́a
reducir el tiempo de diseño de los circuitos, porque se podrı́an crear
directamente de su descripción: utilidad de la sı́ntesis
En 1987 el trabajo fue cedido al IEEE, y a partir de ese momento es
un estándar abierto.
9 de 34
¿Para qué sirve VHDL?
VHDL nos permite modelar sistemas digitales los cuales nos permiten:
• Simular: Verificar que tiene la funcionalidad deseada.
• Sintetizar: Crear un circuito que funciona como el modelo.
10 de 34
Sistemas Digitales
11 de 34
Estructura de un modulo VHDL
Prueba.vhdl
12 de 34
Prueba.vhdl
Estructura de un modulo VHDL
13 de 34
IEEE 1164
El estándar IEEE 1164 define
un paquete de diseño de unidad
que contiene las declaraciones
que soportan la representacion
uniforme de un valor lógico en
la descripción de hardware
brindada por VHDL.
14 de 34
Entidad
Se inicia la declaracion de puertos con el comando:
• Port(
Se termina la declaracion de puertos con:
• );
La sintaxis es la siguiente:
• Nombre: modo TIPO;
Modo:
• in: Una señal que entra en la entidad y no sale. La señal puede ser
leı́da pero no escrita.
• out: Una señal que entra en la entidad y no sale. La señal puede
ser leı́da pero no escrita.
• inout: Una señal que es bidireccional, entrada/salida de la entidad.
15 de 34
Flip Flop.vhdl
16 de 34
Identificadores
• Se utilizan las mismas reglas que en la
mayorı́a de lenguajes de programación
• Solo pueden contener caracteres
alfanuméricos (AZ, az, 09) y el sı́mbolo de
guión bajo ( )
• Deben iniciar con una letra
• No deben finalizar con guión bajo
• No deben existir dos guiones bajos
consecutivos
• VHDL NO ES CASE-SENSITIVE
• No se permiten espacios en blanco
17 de 34
Objetos de datos:
• Variables
• Constantes
• Señales
Señales
• Contiene información sobre el valor/dato almacenado.
• Los valores almacenados en una señal pueden ser modificados y
leı́dos
• Utilizadas para interconectar elementos concurrentes (tal y como si
fuesen ((cables)))
• En un proceso no obtendrán el valor asignado inmediatamente,
sino hasta salir de éste
• Nunca hay que asignar valor inicial a las señales al momento de
declararla
• Las señales transportan la información entre arquitecturas/módulos
• Los puertos I/O son también señales
18 de 34
Si la señal se utiliza dentro de una arquitectura:
Tipo:
• std logic
• std logic vector
• unsigned
• signed
• integer
19 de 34
Asignación de señales
flag <= bandera;
tiempo <= 0;
RST <= ‘1’;
20 de 34
Dependiendo del tipo de dato, ası́ será el formato para asignar el
valor. Se utiliza comilla simple (‘ ‘) para:
• std logic
Se utiliza comilla doble (“ ”) para:
• std logic vector
• unsigned
• signed
No se utiliza ninguna comilla para:
• integer
• natural
21 de 34
Ruteo
22 de 34
Crear Nuevo Proyecto
23 de 34
Configuración del Dispositivo
24 de 34
Agregar un Módulo
25 de 34
Seleccion Módulo VHDL
26 de 34
Modulo para Sintetización
27 de 34
Ejemplo 1
28 de 34
User Constraints File
UCF
Este archivo contiene las señales/pines que deben ser mapeadas a una
localidad especifica debido a la forma en que la tarjeta esta
posicionada.
29 de 34
Agregando el UCF
30 de 34
Agregando el UCF
31 de 34
Configuración del UCF
Los pasos para la configuración son los siguientes:
• Dejar comentado todos los pines que NO vamos a usar.
• Des-comentar el pin a utilizar.
• Agregar al pin el nombre de las entradas/salidas que declaramos en
la entidad.
32 de 34
UCF Configurado
33 de 34
Sintetización
Procesos
• A: View RTL Schematic: Una vez ya se ha
Sintetizado (Corriendo Synthesize - XST)
se prosigue a generar el esquemático
usando esta opción.
• B: Check Syntax: Verificar que no hayan
errores de sintaxis
• C: Implement Design: Una vez
configurado el UCF se prosigue a
implementar el diseño para el dispositivo
• D: Generate Programming File: Genera el
bitstream que se programara en la tarjeta
de desarrollo.
34 de 34