Download Microelectrónica La microelectrónica CI - productos Ventas

La microelectrónica
Maneja cifras y magnitudes impensables en ningún otro
sector industrial
9
‰
La complejidad de los circuitos ha aumentado de forma
exponencial desde hace más de 40 años.
‰ La velocidad ha aumentado en más de tres órdenes de magnitud
Microelectrónica
Ha permitido avances extraordinarios en otros campos:
ordenadores, electrónica de consumo, automoción,
telecomunicación, instrumentación electrónica.
Crecimiento exponencial.
9
Asignatura Optativa 4º Curso
Especialidad Electrónica
Curso 2007-2008, 2º Semestre
9
‰
Si continúa el ritmo exponencial de aceleración de la potencia de
los ordenadores, para el año 2088 serán igual de inteligentes
que los humanos, y en el 2100 serán 100 veces más
inteligentes.
Marisa López Vallejo ([email protected])
Carlos A. López Barrio
1
M. L. López Vallejo
CI - productos
Procesadores
‰
9
PLA, FPGA
Sistemas empotrados
‰
‰
9
Procesamiento de audio/vídeo
para comunicaciones móviles
Programable
‰
9
200
RAM, ROM, EEPROM
Analógico
‰
9
250
CPU, DSP, Controladores
Chips de Memoria
‰
9
Ventas mundiales de semiconductores
Miles Millones de $
9
2
M. L. López Vallejo
150
100
50
Para coches, fábricas
Tarjetas de red
0
1984
“System-on-chip” (SoC)
1986
1988
1990
1992
1996
1998
2000
2002
2004
Fuente: Semiconductor Industry Association
Imágenes: amazon.com
3
M. L. López Vallejo
1994
Ventas mundiales de semiconductores
Reparto por regiones
Un poco de historia: Los comienzos
9
Miles de Millones $ (1984)
4
M. L. López Vallejo
En Diciembre de 1947 se descubrió el efecto transistor en los
Laboratorios Bell Æ Comienzo Electrónica moderna
1,585
Americas
8,033
11,598
Europa
Japon
Asia Pacífico
John Bardeen, Walter Houser Brattain, William Shockley
4,738
El Primer transistor
Fuent: http://www.fortunecity.com/greenfield/swampy/1/transistor.htm
Miles de Millones $ (2004)
9
39,064
El circuito integrado se inventó en Texas Instruments en el año 56
‰
Americas
88,781
Tras una estancia en los Laboratorio Bell, Jack Kilby tuvo la idea de
agrupar dos dispositivos en un solo componente.
Europa
Japon
39,424
Asia Pacífico
Jack S. Kilby
45,756
El Primer Circuito Integrado
M. L. López Vallejo
5
M. L. López Vallejo
Fuente: http://www.ti.com/corp/docs/company/history/kilby.shtml
6
1
La revolución de los dispositivos:
La tecnología MOSFET
La revolución de los dispositivos
9
9
9
Primer Transistor @
Bell Labs
9
9
9
9
1947: Transistor – Bardeen (Bell Labs)
1949: Bipolar – Schockley
Primera puerta bipolar – Harris 1956
Primer C.I. monolítico – Kilby 1959
Primer C.I. comercial – Fairchild 1960
TTL: 1962 – 1990s
ECL: 1974 – 1980s
4004
9
1925, 1935: Transistor MOSFET – Lilenfeld
(Canada) & Heil (England)
9
1960s: Introducido CMOS aunque no se usará
ampliamente hasta 1980s
9
1960s: pMOS (Calculadoras)
9
1970s: nMOS (Intel micros – 4004, 8080)
9
1980 -- : CMOS dominante; BiCMOS y SOI
menor uso aunque puede crecer
En 1965 Gordon Moore (confundador de Intel y
que había trabajado previamente en Fairchild)
enunció su famosa ley: “Se doblará el número
de transistores en un C.I. cada año y medio”.
9
Puerta ECL 3-entradas
Pentium IV
7
M. L. López Vallejo
8
M. L. López Vallejo
Ley de Moore
Example: Intel Processor Sizes
Nº transistores
Fuente: http://www.intel.com/research/silicon/mooreslaw.htm
Silicon Process
Technology
Intel386TM
Processor
1.5µ
1.0µ
0.8µ
0.6µ
0.35µ
0.25µ
DX
Intel486TM DX
Processor
Pentium® Processor
‰
‰
Pentium® Pro &
Pentium® II Processors
Cada 3 años se produce un paso tecnológico y cada paso tecnológico
multiplica por 4 el número de transistores
10µm Æ 5µm Æ 2,5µm Æ 1µm Æ 0,5µm Æ 0,25µm Æ 0,18µm Æ 0,09µm
Fuente: http://www.intel.com/
9
M. L. López Vallejo
M. L. López Vallejo
10
Evolución capacidad/chip en DRAM
Memoria humana
ADN humano
100000000
K b it c a p a c id a d /c h ip
10000000
64.000.000
¡Crecimiento x4 cada 3 años!
16.000.000
4.000.000
1000000
1.000.000
256.000
libro
100000
64.000
16.000
10000
4.000
1000
1.000
256
100
64
9
Queremos pasar de esto
0.07 µm
0.1 µm
0.13 µm
0.18-0.25 µm
0.35-0.4 µm
0.5-0.6 µm
Enciclopedia
2 hrs CD audio
30 sec HDTV
0.7-0.8 µm
1.0-1.2 µm
1.6-2.4 µm
página
10
1980
1983
1986
1989
1992
1995
1998
2001
2004
2007
2010
Año
M. L. López Vallejo
11
M. L. López Vallejo
12
2
A esto...
Si ampliamos...
13
M. L. López Vallejo
Microelectrónica: Bases y Evolución
9
9
9
Aspectos fundamentales de VLSI
1947: Descubrimiento efecto transistor
1955: Utilización del transistor
1960: Tecnología Planar
9
9
‰
‰
‰
Ejemplo
Nº puertas
lógicas/chip
9
Puertas básica
MSI
Memorias 256 bits
20-200
Mediados-finales 60
LSI
1 – 16 K RAM
200-2000
Comienzo de los 70
64K RM
>2000
Finales de los 70 en
adelante
‰
Comienzo de los 60
‰
‰
15
M. L. López Vallejo
‰
9
Comprobación (Test)
‰
‰
9
Necesidad
Diseño para Test
Encapsulado
16
M. L. López Vallejo
100M
Industria establecida (> 40 años)
Rendimientos altos Æ C.I. Baratos
Física unión p-n y transistor conocida
Materiales baratos (Si y Al)
Gran número de fabricantes
Reglas de diseño bastante estándar
2000
CMOS
2000
10M
1M
BiCMOS
2000
1990
Bipolar
1990
1990
100K
2000
Predominio:
10K
– MOS (efecto memoria, ...) sobre Bipolar
– CMOS (analógico y digital) sobre nMOS
9
‰
Dispositivos lógicos
programables (PLDs)
Redes predifundidas (“Gate
Arrays”)
Biblioteca de células estándar
Diseño específico (“Full Custom”)
Tecnologías básica por:
–
–
–
–
–
–
‰
Metodología: Diseño
estructurado
Nuevas arquitecturas
Proceso general de diseño
Herramientas de Soporte
Complejidad (nº trans.)
Silicio:
‰
‰
Tecnologías microelectrónicas
(evolución pasada)
Tecnología
9
Diseño
Alternativas ASIC
‰
Periodo de
desarrollo
SSI
VLSI
< 20
9
Alternativas
Proceso de fabricación
Reglas de diseño
Interfaz diseñador-fabricante
‰
Hoy: X00.000.000 componentes/chip
Crecimiento anual de densidad de integración
Nivel de
Integración
Tecnología
‰
INTEGRACIÓN
CRECIENTE
9
14
M. L. López Vallejo
AsGa
1990
1K
AsGa
‰
‰
Movilidad portadores: 5 veces superior al Silicio
Compite con el Si para alta velocidad, pero éste gana prestaciones
M. L. López Vallejo
10M
17
M. L. López Vallejo
100M
1G
10G
100G
Max. Frecuencia (Hz)
18
3
ASIC
9
Estilos de diseño
NOVEDAD
‰
–
–
–
–
‰
9
NO RESIDE, aún siendo aspectos importantes en:
‰
Máxima densidad de integración y velocidad
Coste elevadísimo
‰ Tiempo de diseño enorme
‰ Sólo se realizan partes de circuitos semi-custom, por
ejemplo: tu microprocesador favorito
Reducción del coste del sistema
Mayor número de componentes por chip
Mayor fiabilidad
Mejores características
‰
SI RESIDE en:
– Nuevos métodos de diseño para manejar la complejidad
– Nuevas arquitecturas que son posibles (RISC, procesadores sistólicos, ...)
9
9
Tiradas medias
Sin problemas de prestaciones
‰ Tiempo de diseño menor
‰ Las herramientas de diseño semi-custom producen
magnificos resultados
‰
Motivos industriales
– Las compañías de semiconductores no pueden crear los circuitos que necesitan
las compañías de sistemas por:
z
z
‰
Circuitos Semi-custom:
‰
NECESIDAD
‰
Circuitos Full-custom
Problemas de definición de producto
Volumen de producción
Motivos estratégicos:
– Mantener secretos los diseños (Problema: Ingeniería Inversa)
– Mantener la competitividad
19
M. L. López Vallejo
20
M. L. López Vallejo
Metodología: Diseño estructurado
Niveles de Diseño
FUNCIÓN COMPLEJA
Subfunciones
menos complejas
9
Especificaciones
9
Descripción arquitectural/Comportamiento
9
Diseño Lógico
9
Diseño de circuitos
‰
‰
Función simple
Ascendente
“Bottom-up”
‰
Descendente
“Top-down”
‰
DESCENDENTE
Especificación, Síntesis, Simulación, Test
ASCENDENTE:
Colocación, Conexionado, Análisis topológico
‰
9
VHDL, Verilog, Grandes Bloques
Puertas más Registros
Transistores dimensionados por consumo y velocidad
Lógica discreta, Adaptación a la Tecnología
Trazado (Layout)
‰
¡¡¡ INTERACCIÓN ENTRE AMBOS!!!
E/S, Metas y Objetivos, Función, Costes
Dimensionado, Interconexión, Efectos parásitos
“MEET IN THE MIDDLE”
21
M. L. López Vallejo
22
M. L. López Vallejo
Design Abstraction Levels
Proceso de diseño
Revisión
Oferta
Fabricante
SYSTEM
Selección
Fabricante
*
Evaluación
Tecnológica
Definición/
Diseño
Sistema
SIMULADOR
FUNCIONAL/
ALTO NIVEL
Partición
Diseño
Lógico
SÍNTESIS/
SIMULADOR
LÓGICO
Es
Testable?
MODULE
Si
+
Satisfactoria?
No
Generación
Secuencias
de Test
Si
GATE
Fabricar
Faltan
CIRCUIT
Nodos
Comprobad.
*
Diseño de
Circuitos
*
Trazado
Todos
EDITOR/
POSICIONAM.
ENCAMINAM.
EXTRACTOR/
VERIFICADOR
REGLAS
Si
G
Producción/
Encapsulado
D
n+
[©Rabaey]
M. L. López Vallejo
SIMULADOR
ELÉCTRICO
No
Correcto?
DEVICE
S
n+
No
23
M. L. López Vallejo
Fallo
Correcto
Test
Hacer
Máscaras
(*) Utilización
General de
Bibliotecas
24
4
C.I. Aplicación Específica (ASIC):
Alternativas
Semi-Custom
Diseño “Full Custom”
Custom
Utilizando un editor de
trazados –”layout”- podemos
obtener exactamente lo que
queremos
Sin embargo:
9
FULL
CUSTOM
Mayor
Densidad
Macrosistema
(Basado
En υP)
Biblioteca
Células
Estándar
9
“Gate
Arrays”
Lógica
Programable
Compleja la realización del
diseño
Requiere semanas la
fabricación
Elevados costes de diseño
Elevados costes generales
(non-recurring engineering–
NRE-)
¿Cómo automatizar el
proceso de realización?
‰
Mayor grado libertad
Mayor tiempo desarrollo
‰
Máscara
Fusible ó
Eléctricamente
‰
‰
Volumen de producción Punto de equilibrio entre
FPGA, GA y Biblioteca de
Células Estándar
‰
[© Hauck]
25
M. L. López Vallejo
Standard Cells: Biblioteca de células
estándar
9
26
M. L. López Vallejo
Standard Cells: Biblioteca de células
estándar
Desarrollar implementaciones predefinidas de puertas
básicas con un factor de forma estándar.
9
9
Utiliza un trazado regular
Permite automatizar el proceso de realización, pero
‰
‰
Requiere semanas para la fabricación
No hay economías de escala
PWR
CELL CELLCELL
1
2
3
CELL
4
CELL CELL
5
6
GND
ROUTING
Cells
PWR
CELL
7
ROUTING
Cells
CELL
8
CELL CELL
9
10
GND
ROUTING
Cells
ROUTING
Cells
ROUTING
PWR
CELL CELL CELL CELL CELL CELL
11
12
13
14
15
16
GND
[© Hauck]
[© Hauck]
27
M. L. López Vallejo
Mask-Programmable Gate Array (MPGA)
28
M. L. López Vallejo
Dispositivos Lógicos Programables
Todo pre-fabricado salvo las capas de metal
9
Matrices pre-cableadas (distintas categorías) o
dispositivos programables (field-programmable
devices):
‰
Basados en fusibles (programables una sóla vez)
Basados en EPROM no volatil
‰ Basados en RAM
‰
9
Recientemente:
‰
‰
VPGA (Via-Programmable Gate Array)
ASIC Estructurado
[© Hauck]
M. L. López Vallejo
[© Prentice-Hall]
29
M. L. López Vallejo
30
5
Field Programmable Gate Arrays
(FPGAs)
Dispositivos Lógicos Programables
9
Células lógicas incluídas en una
estructura de rutado general.
9
Las células lógicas contienen
normalmente:
‰
‰
9
PLA
Calculador funcional de 4 entradas.
Flip-flops
Todas las características
(re)programables eléctricamente
RAM RAM
RAM RAM
RAM RAM
M RAM RAM
AM RAM RAM
PAL
PROM
[© Hauck]
[© Prentice-Hall]
31
M. L. López Vallejo
Alternativas de Diseño Específico
Característica
Lógica
Programable
Gate Array
Sea of
Gates
Células
Estándar/
Macrosistemas
Full Custom
Número de puertas
100 - X00.000
100 X00.000
100 - X00.000
100 –
X.000.000
Porcentaje de oblea
preprocesada
100%
80-90%
0%
0%
0
4-13
semanas
6-26 sem.
12-40 sem.
Ninguno
K$ 10-40
K$ 40-100
K$ 100-500
Posibilidad de hacer
cambios o
correcciones de diseño
Fácil y a
mínimo coste
Fácil,
rápido y
barato
Coste unitario del chip
Bajo
Alto
Tiempo hasta obtener
prototipo
Coste desarrollo por
chip (depende de
complejidad)
Un ejemplo real
Memorias
Lógica de control
(células estándar)
Fácil, pero algo Pesado, Lento
más caro y lento
y más caro
que GA
que GA/BCE
Medio
Datapaths
33
M. L. López Vallejo
¿De qué es el curso?
9
9
Utilizamos detalles de electrónica básica
Diseño mediante esquemáticos
‰ Utilización de diagramas de barras
‰ Edición de trazados
‰ Caracterización del circuito
‰
circuito integrado de aplicación específica
‰ Full-custom: diseñado todo hasta el más mínimo
detalle
9
Estilos de diseño
M. L. López Vallejo
Los transistores van a ser nuestro elemento
tecnológico principal
‰
‰ ASIC:
9
Semi-custom: diseño
aprovechando algunas
partes pre-diseñadas
34
¿En qué nos concentramos?
Es un curso de electrónica
Diseño de ASICs Full-custom mediante
herramientas CAD
Full-custom: todo
hecho a mano, a
nivel de transistor
y de trazado
Fullcustom
El más bajo
M. L. López Vallejo
9
32
M. L. López Vallejo
Metodología de diseño
Manejo de la complejidad
FPGA: matrices
lógicas
programables
35
M. L. López Vallejo
36
6
Programa
Programa (2)
1.- Introducción al diseño de ASICs
4.- Lógica secuencial:
- Sistema de temporización
- Registros
- Pila (FIFO)
2.- Lógica nMOS y CMOS:
- Diagramas de Barras
- Lógica de conmutación
- Transistores: su funcionamiento
- Inversores
- Lógica de puertas
5.- Diseño de Subsistemas (1): PLA, Máquina de
estados finitos
6.- Temporización:
3.- Proceso CMOS:
- Criterio estricto de dos fases
- Extensiones a la temporización básica
- Generación de la señal de reloj
- Otras alternativas de temporización
- Estructuras lógicas CMOS temporizadas
- Tecnología de semiconductores de silicio
- Proceso CMOS básico
- Reglas de diseño
- "Latchup"
37
M. L. López Vallejo
38
M. L. López Vallejo
Programa (3)
Programa (4)
7.- Caracterización del circuito:
9.- Test de C.I./Diseño para Test:
- Resistencia
- Capacidad
- Características de conmutación. Retardo
- Excitación de grandes capacidades
- Consumo de potencia (estática y dinámica).
- Necesidad del test
- Controlabilidad, Observabilidad y Modelos de Fallos
- Estrategias de diseño para test:
* técnicas "ad-hoc"
* técnicas estructuradas
* técnicas de auto-test
- Test a nivel de sistema
8.- Métodos de diseño CMOS:
- Entrada/salida del chip
- Diseño estructurado
- Plano de Base
- Alternativas de diseño de chips CMOS
- Aspectos económicos
- Hoja de datos ("datasheet")
M. L. López Vallejo
10.- Diseño de Subsistemas (2):
- Sumadores, Desplazadores
- Memorias: RAM, ROM
11.- Ejemplo de diseño de un sistema CMOS
39
Organización y Evaluación
9
Organización y Evaluación (II)
9
Opción "intensiva":
cuadriculado
o bolígrafos de colores: rojo, verde, azul, negro,
amarillo, naranja, violeta.
de trabajos durante el curso (trabajo
individual) (∼20%)
‰ Examen final (individual) (∼40%)
‰ Proyecto de diseño de un circuito integrado sobre
papel (en parejas) (∼40%)
‰ Lápices
9
A. López Barrio (Coordinador)
‰ Marisa López Vallejo
– Depacho C-230
– Mail [email protected]
– Tutorías: martes y jueves de 11 a 12
Examen final (individual).
9
M. L. López Vallejo
Profesorado:
‰ Carlos
Opción "suave":
‰
Medios necesarios
‰ Papel
‰ Realización
9
40
M. L. López Vallejo
41
http://www.lsi.die.upm.es/~marisa/Teaching/MCRE/mcre.html
M. L. López Vallejo
42
7
Bibliografía
¿Preguntas?
9
Principles of CMOS Design - A Systems Perspective. N.
Weste, K. Eshraghian. Addison-Wesley. 1993 (2nd edition).
9
Introduction to nMOS and CMOS VLSI Systems Design.
Amar Mukherjee. Prentice Hall, 1986.
9
Introduction to VLSI Systems. C. Mead and L. Conway.
Addison Wesley 1980.
9
"Digital Integrated Circuits", Rabaey, J.M. Prentice Hall,
1996
M. L. López Vallejo
43
M. L. López Vallejo
44
8