Download programa analitico año 2011 - Departamento de Electrónica y

Departamento de Electrónica y Automática
Facultad de Ingeniería
Universidad Nacional de San Juan
_______________________________________________________
ELECTRÓNICA DIGITAL II (Electrónica - Bioingeniería)
_______________________________________________________
PROGRAMA ANALÍTICO 2011
TEMA I: DISPOSITIVOS BIESTABLES Y ANÁLISIS DE MÁQUINAS DE ESTADOS
SINCRÓNICAS
1.1 Dispositivos biestables. Análisis digital. Análisis analógico. Comportamiento metaestable
de un biestable. Breve reseña de los dispositivos astables y monoestables.
1.2 Biestables asincrónicos o cerrojos. Cerrojo SR, /S/R, SR con habilitación y D. Circuito lógico, tabla de funcionamiento, símbolo lógico, diagrama de tiempo y parámetros de cada uno.
Condiciones anormales de funcionamiento.
1.3 Biestables sincrónicos o flip-flops. Flip-flop D disparado por flancos positivos y negativos.
Flip-flop D con habilitación. Flip-flop de exploración (Scan Flip-flop). Flip-flop SR maestro-esclavo. Flip-flop JK maestro-esclavo y disparado por flancos positivos y negativos.
Flip-flop T. Circuito lógico, tabla de funcionamiento, símbolo lógico, diagrama de tiempo y
parámetros de cada uno. Condiciones anormales de funcionamiento.
1.4 Ecuaciones características y tablas de excitación de los dispositivos biestables.
1.5 Estructura de una máquina de estados sincrónica. Modelos de Mealy y de Moore. Ecuaciones de próximo estado y de salida.
1.6 Análisis de una máquina de estados sincrónica. Ecuaciones características de los flip-flops.
Ecuaciones de excitación, de transición y de salida. Tablas de transiciones y de estados/salidas. Diagrama de estados. Ejemplos de análisis de máquinas de estados con flipflops D y JK.
TEMA 2: SÍNTESIS DE SISTEMAS SECUENCIALES CON FLIP-FLOPS
2.1 Metodología de un diseño. Referencias históricas y definición de Algoritmo. Descripción de
una máquina de estados finitos (MEF) mediante las cartas de estado algorítmicas (ASM).
Casilla de estado. Casilla de decisión. Casilla de salidas condicionales (o salidas tipo
Mealy).
2.2 Los caminos de enlace. El bloque de un estado. Consideraciones para la confección de una
carta. Metodología para el diseño. Proceso sistemático de síntesis de una MEF.
2.3 Diseño de máquinas de estados sincrónicas con flip-flops. Uso de las tablas de excitación de
los flip-flops. Obtención de las ecuaciones de próximo estado y de salida. Diagrama lógico.
2.4 El problema de la asignación de los estados. Criterios económicos y funcionales. Asignación de estados simple, descompuesta, mínimo lugar de los estados, One-hot, Almost Onehot. Estados no usados, asignación de estados de costo mínimo y riesgo mínimo. Ejemplos.
2.5 Problemas de los flip-flops. La captación de unos. Metaestabilidad. El corrimiento de fase
del reloj. Consideraciones sobre el reloj del sistema. Frecuencia máxima de trabajo de una
máquina de estados sincrónica.
2.6 Carreras. Origen del problema. Las entradas asincrónicas y las carreras de transición. Sincronización de las entradas asincrónicas. Probabilidad de falla del sincronizador y estimación de la metaestabilidad. Tiempo de resolución de la metaestabilidad. Diseño de un sincronizador confiable. Análisis de tiempos de la condición metaestable. Ventana de decisión.
Tiempo medio entre fallas (MTBF) de un sincronizador. Dispositivos diseñados como sincronizadores.
2.7 Salidas sensibles y no sensibles a pulsos (inmediatas y retrasadas). Carreras de salida. Carreras de salida críticas. Posibles soluciones al problema.
2.8 Ejemplos de diseño utilizando la metodología desarrollada.
TEMA 3: REGISTROS, CONTADORES Y REGISTROS DE DESPLAZAMIENTO
3.1 Cerrojos y flip-flops. Eliminación del rebote en una llave. Cerrojos y registros multibit.
3.2 Contadores. Contadores de propagación (ripple). Contadores sincrónicos. Contadores MSI y
sus aplicaciones. Decodificación de estados en contadores binarios. Aplicaciones.
3.3 Registros de desplazamiento. Estructura de un registro de desplazamiento. Registros de desplazamiento MSI. Conversión serie-paralelo. Aplicaciones.
3.4 Contadores con registros de desplazamiento. Contadores en anillo. Contadores Johnson.
Contadores con registro de desplazamiento y realimentación lineal. Aplicaciones.
TEMA 4: MEMORIAS
4.1 Memorias que únicamente se pueden leer (ROMs). Utilización de ROMs para generar funciones lógicas combinacionales aleatorias. Estructura interna de una ROM. Decodificación
en dos dimensiones. Tipos de ROMS comerciales y características tecnológicas (ROM,
PROM, EPROM, EEPROM, Flash). Entradas de control de una ROM y temporizado. Aplicaciones.
4.2 Memorias que se pueden leer y escribir (RAMs). RAMs estática (SRAMs). Entradas y Salidas de una RAM estática. Estructura interna de una SRAM. Entradas de control de una
SRAM. Diagramas de tiempo de lectura y escritura. RAMs estáticas estándar. RAMs dinámicas (DRAMs). Estructura de una DRAM. Diagramas de tiempo de lectura y escritura.
RAMs dinámicas estándar. Aplicaciones en las computadoras.
4.3 Memorias Caché. Fundamento y justificación. Principio de localidad de la referencia. Estructura. Políticas de ubicación: correspondencia directa, asociativa y asociativa de conjuntos. Políticas de Sustitución: basadas y no basadas en estadísticas. Políticas de escritura: escritura inmediata y diferida.
TEMA 5: MICROPROGRAMACIÓN Y ORGANIZACIÓN DE COMPUTADORAS
5.1 Síntesis de circuitos lógicos secuenciales utilizando memorias tipo ROM. Lógica cableada
vs. lógica programada. Método del contador de salto. Microprogramación. Estructuras de
microprogramación. Secuenciador básico. Direccionamiento por pasos de enlace. Direccionamiento por pares Estado-Entrada o de 2 vías. Direccionamiento de 4 vías.
5.2 Otras estructuras de microprogramación. Esquema de direcciones asumidas con y sin entradas. Procedimiento para hacer la asignación de estados. Esquema de direcciones asumidas
mejorado. Esquema de microprogramación vertical o de formato variable. Esquema combinado “Pasos de Enlace” + “Pares Estado-Entrada”
2
5.3 Codificación de las salidas. Mecanismos de aceleración: solapado de la búsqueda de microinstrucciones. Comparación con la lógica cableada. Ventajas y desventajas. Aplicaciones.
5.4 Organización de un procesador elemental. Estructura de una computadora. Control. Rutas
de datos (Datapath). Diagrama en bloques. Transferencia de registros. lnterfaz a memoria.
Tipos de Entrada/salida. Estrategias de conexión de buses. Conexiones punto a punto. Esquema de bus único. Esquema de bus múltiple.
5.5 Máquina de estados finitos de la unidad de control. Obtención del diagrama de estados y de
las rutas de datos. Operaciones de transferencia de registros y control de las rutas de datos.
Realización de la unidad de control con los distintos esquemas de microprogramación propuestos.
TEMA 6: TECNOLOGÍA: DISPOSITIVOS LÓGICOS PROGRAMABLES SECUENCIALES
6.1 Dispositivos Lógicos Programables (PLDs) secuenciales. Evolución histórica. PLDs Secuenciales Bipolares. Dispositivos GAL secuenciales. Dispositivos Lógicos Programables
Borrables (EPLDS). Especificaciones de tiempos de los PLDs. Dispositivos Lógicos Programables Complejos (CPLDs). Descripción de las familias XC9500 de Xilinx e ispXPLD5000MX de Lattice. Arquitectura. Macroceldas. Bloque de E/S. Bloques especiales.
Aplicaciones.
6.2 Arreglos de Puertas Programables en Campo (FPGA). Principales características. Celda
básica de configuración del FPGA. Arquitectura. Bloque de E/S. Bloques de memoria. Bloques de multiplicación. Interconexiones. Generación y distribución del reloj. Configuración.
6.3 Lenguajes para programar los PLDs. Introducción al Lenguaje de Descripción de Hardware
VHDL. Campos de aplicación.
BIBLIOGRAFIA
a) Bibliografía básica
1)
2)
3)
4)
Wakerly, John F., Digital Design - Principles and Practices (Tercera edición) - Prentice Hall,
2000.
Wakerly, John F., Diseño Digital - Principios y Prácticas (Tercera edición) – Pearson Education, 2001.
Clare, Christopher R., Designing Logic Systems Using State Machines - McGraw Hill, 1973.
Katz, Randy H., Contemporary Logic Design – The Benjamin/Cummings Publishing Company, Inc., 1994.
b) Bibliografía complementaria disponible en biblioteca de la Facultad de Ingeniería
1)
2)
3)
4)
5)
6)
7)
Blakeslee, Thomas R., Digital Design with Standard MSI and LSI (2da. edición) John
Wiley, 1979.
Brown, S. y Vranesic Z., Fundamentals of Digital Logic with VHDL Design - McGraw Hill
2000.
De Micheli, Giovanni, Synthesis and Optimization of Digital Circuits - McGraw Hill, 1994.
Devadas, S. et al., Logic Synthesis - McGraw Hill, 1994.
Ercegovac, M. D. y Lang T., Digital Systems and Hardware/Firmware Algorithms - Wiley,
1985.
Fletcher, William I., An Engineering Approach to Digital Design - Prentice-Hall, 1980.
Hill, F. J. y Peterson G. R., Digital Systems - Hardware Organization and Design - Wiley
1987.
3
8)
9)
10)
11)
12)
13)
14)
15)
16)
17)
18)
19)
20)
21)
22)
Hill, F. J. y Peterson G. R., Digital Logic and Microprocessors - Wiley 1984.
Hill, F. J. y Peterson G. R., Teoría de Conmutación y Diseño Lógico - Limusa, 1978.
Johnson, Barry W., Design and Analysis of Fault Tolerant Digital Systems - AddisonWesley, 1989.
Krutz, Ronald L., Microprocessors and Logic Design - John Wiley, 1980.
Lynch, Michel A., Microprogrammed State Machine Design - CRC Press, 1993.
Mandado, Enrique, Sistemas Electrónicos Digitales (7ª Edición) - Marcombo, 1991.
Mange, Daniel, Microprogrammed Systems - Chapman & Hall, 1992.
Mano, Morris, Digital Design - Prentice Hall, 1984.
McCluskey, Edward J., Logic Design Principles - Prentice-Hall, 1986.
Navabi, Z., VHDL - Analysis and Modeling of Digital Systems - McGraw-Hill, 1998.
Nelson V. P. et al., Digital Logic Circuit Analysis & Design - Prentice Hall, 1995.
Prosser, F. P. y Winkel D. E., The Art of Digital Design (2da. Edición) - Prentice Hall - 1987.
Seals, R. y Whapshott, G. F., Programmable Logic - PLDs and FPGAs - McGraw-Hill,
1986.
Segee, B. y Field, J., Microprogramming and Computer Architecture - John Wiley, 1991.
Harris D, M, y Harris S. L., Digital Design and Computer Architecture – Morgan
Kaufmann Publishers, 2007.
c) Bibliografía complementaria no disponible en biblioteca
1)
2)
Comer, David J., Digital Logic and State Machine Design - Saunders College Publishing
1990.
Lee, Samuel, Digital Circuits and Logic Design - Prentice-Hall, 1976.
d) Manuales Técnicos
1)
2)
3)
4)
Altera, 1995 Data Book.
National Semiconductor, TTL Data Book.
National Semiconductor, Logic Data Book.
Xilinx, Xilinx Data Book, 1996.
e) Otros apuntes en fotocopiadora
1)
2)
3)
Assandri, Armando, Microprogramación, UNSJ, Versión 3.0, 2008.
Sisterna, Cristian, Field Programmable Gate Arrays (FPGAs), UNSJ, 2010.
Aylagas, Paco, Memoria Caché, Universidad Politécnica de Madrid, 2007.
4