Download SYLLABUS ALGEBRA LINEAL Y GEOMETRIA ANALITICA

UNIVERSIDAD DE ESPECIALIDADES ESPÍRITU SANTO
SYLLABUS SISTEMAS DIGITALES I
FOR DAC 11 VER 12 03 09
A.- DATOS GENERALES
MATERIA: SISTEMAS DIGITALES I
PROFESOR: ING. MARCOS TOBAR MORAN
CREDITOS: 3
PRE REQUISITOS:
HORAS PRESENCIALES: 40 H
CODIGO: - UELE154
SEMESTRE: 2do Semestre 2009
HORARIO: 18:00 – 19:15
DIAS: Lunes y Miércoles
AULA: F 5
HORAS NO PRESENCIALES: 80 H
1.- DESCRIPCIÓN
Brinda a los estudiantes las herramientas teóricas para el diseño de circuitos lógicos combinatoriales, utilizando simple puertas
lógicas como también multiplexores, comparadores, decodificadores y otros circuitos integrados MSI y LSI.
Para lograr estos objetivos en el curso se presentan el concepto de la tabla de verdad desde el punto de viste de la lógica y su
realización circuital mediante circuitos integrados disponibles comercialmente. Se hace énfasis en el diseño basado en la lógica mixta
lo que permite una mayor flexibilidad del análisis y síntesis de los circuitos digitales. La realización de los circuitos se hace después
de aplicar criterios de minimización para lo cual se presentan dos métodos de minimización con teoremas del álgebra de boole y el
método de minimización con el mapa de karnaugh.
2.- JUSTIFICACIONES
Incluir temas de utilidad como análisis de circuitos combinatoriales desde sus elementos mas simples como son las puertas lógicas o
utilización de circuitos integrados de pequeña escala hasta la implementación de circuitos de una mayor complejidad con integrados
de mediana escala justifican el dictado de la misma con la finalidad de ampliar la madurez en el análisis y diseño de estas maquinas
que harán que el estudiante este al tanto de las nuevas tecnologías en el diseño digital así como la utilización de software para
garantizar su correcto funcionamiento
3.- OBJETIVOS
3.1. OBJETIVO PRINCIPAL
Proporcionar una visión global de los circuitos integrados digitales de pequeña y mediana escala como las puertas lógicas básicas
como and or exor inversores etc. así como sumadores comparadores multiplexores con una visión somera del estado de desarrollo
actual de esta tecnología para la implementación de circuitos combinatoriales
.
3.2. OBJETIVOS ESPECIFICOS
 Conocer las características especiales (eléctricas y físicas) de los principales integrados de pequeña y mediana escala
 Analizar circuitos digitales elementales donde se usan estos elementos.
 Poder diseñar circuitos combinatoriales sencillos
 Conocer los elementos necesarios para polarizar en forma adecuada los elementos mencionados para lograr un
funcionamiento óptimo en los circuitos.
 Poder resolver con el mismo grado de dificultad de los problemas resueltos en clase y de los enviados como deber.
4. COMPETENCIAS
 Desarrollar una comprensión clara de los diferentes sistemas de numeración que son la base para analizar el funcionamiento
de cualquier sistema digital
 Definir el funcionamiento de las diferentes puertas lógicas básicas en cuanto a sus características eléctricas y utilizarlos en la
implementación de circuitos básicos utilizando el álgebra booleana para una implementación optima
 Desarrollar la implementación de circuitos digitales combinatoriales utilizando la técnica de implementación por mapa de
karnaugh para la realización de un diseño en forma optima
 Desarrollar la implementación de circuitos digitales mas complejos utilizando integrados de mediana y gran escala que
cumplen una función especifica dentro del funcionamiento global del mismo
 Definir el funcionamiento de las maquinas secuenciales que utilizan integrados manejados con señal de reloj para el
sincronismo del funcionamiento del circuito
5. CONTENIDO PROGRAMÁTICO
FECHAS &
SESIONES
COMPETENCIAS
ESPECIFICAS
UNIDADES/CONTENIDOS
Desarrollar una comprensión
Unidad 1: Introducción a los conceptos
clara de los diferentes sistemas
del diseño digital
de numeración que son la base
 Presentación de la asignatura.
para analizar el funcionamiento
Entrega del programa y explicación de
de cualquier sistema digital
los criterios de evaluación al alumno.
 Presentación de textos guías y
complementarios.
 Generalidades
Sesión 1
2/09/09
Sesión 2
7/09/09


Sesión
9/09/09
3


Sistemas
de
numeración:
Representación
de
números:
Yuxtaposicional y polinomial
Tarea: Ejercicios Propuestos.
Métodos de conversión de base:
Conversión por sustitución. Método de
divisiones
y
multiplicaciones
sucesivas por el radio. Método directo
para conversión de base de potencias
de dos
Tarea:
Desarrollar
ejercicios
propuestos en clases.
HORAS NO
PRESENCIALES

Investigar
sobre los
sistemas de
numeración
EVALUACIÓN

Participa
ción en
clases

Investigar
sobre los
métodos de
conversión

Participa
ción en
clases.

Investigar
sobre
complementos
de números

Participa
ción en
clases.

Sesión 4
14/09/09
Sesión 5
16/09/09
Sesión 6
21/09/09
Sesión 7
23/09/09
Definir el funcionamiento de las
diferentes puertas lógicas básicas
en cuanto a sus características
eléctricas y utilizarlos en la
implementación de circuitos
básicos utilizando el álgebra
booleana para una implementación
optima .
Revisión de los E.P. en la clase
anterior.(evaluación en el pizarrón).
 Complementos
de
números:
Complemento r y r-1
 Tarea: Ejercicios propuestos en
clases.
 Códigos: códigos binarios, códigos
decimal codificados en binario,
propiedades de los códigos BCD,
Desarrollo de ejercicios en clases.
 Tarea: Ejercicios propuestos en
clases.
 Preparación para la lección escrita
próxima clase
 Lección escrita en clases.
 Códigos de distancia unitaria, códigos
alfanuméricos, códigos de error,
códigos de detección y corrección de
errores
 Tarea: Estudio y lectura de los temas
tratados en clases.
 Tiempo estimado No presencial:
 Estudio y lectura.
Unidad 2: Fundamentos del diseño digital
 Conceptos introductorios al diseño
digital. La tabla de verdad, los
operadores lógicos: Operador AND,
OR, Negación
 Ejercicios.
 Tarea: Desarrollar E.P. en clases.
Trabajo en equipo.
 Desarrollo de E.P. (recoger próxima
clase)

Investigar
sobre códigos


Participa
ción en
clases.

Participa
ción en
clases
Evaluaci
ón
practica
en
clases.

Investigar
sobre
operadores
lógicos y
tablas de
verdad

Participa
ción en
clases.

Investigar
sobre
funciones y
compuertas
lógicas

Participa
ción en
clases.

Sesión 8
28/09/09



Sesión 9
30/09/09

Recoger ejercicios propuestos en
clase anterior(evaluativo).
Compuertas y funciones. Condiciones
acertadas
y
no
acertadas
relacionadas con el Hardware: Lógica
positiva, lógica negativa, lógica mixta.
El concepto de inversor.
Ejercicios y trabajos en clases
Procedimientos
generales
de
implementación.
Tarea: Desarrollar EP.


Sesión 10
5/10/09


Lección escrita en clases.
Sistemas axiomáticos y leyes del
álgebra Booleana. Otras compuertas
lógicas: Puertas NAND y NOR,
puertas EXOR y coincidencia
Sesión 11
7/10/09


Mininterminos y Maxiterminos
Tarea: Desarrollar E.P. y entregar
semana antes del examen.
Sesión 12
12/10/09
Sesión 13
14/10/09
Desarrollar la implementación
de
circuitos
digitales
combinatoriales utilizando la
técnica de implementación por
mapa de karnaugh para la
realización de un diseño en
forma optima
 Análisis de circuitos combinatoriales.
 Clase Práctica.
 Tarea: Ejercicios propuestos
Unidad 3: Minimización y diseño de
Circuitos digitales
combinatoriales
 Los
mapas
de
karnaugh:
Etiqueteando el mapa de karnaugh,
Llenado del mapa de Karnaugh.
Agrupaciones en el mapa de
karnaugh
 Desarrollo de ejercicios.




Investigar
sobre
procedimiento
s generales de
implementació
n

Participa
ción en
clases.
Investigar
sobre leyes
del álgebra de
boole

Participa
ción en
clases.
Investigar
sobre
mininterminos
y
maxiterminos.

Participa
ción en
clases.
Investigar
sobre análisis
de circuitos
secuénciales
Investigar
sobre los
mapas de
karnaugh.
.

Participa
ción en
clases.

Participa
ción en
clases.

Participa
ción en
clases.
Sesión 14
1910/09




Sesión 15
21/10/09
Sesión 16
26/10/09

.

Participa
ción en
clases.

Participa
ción en
clases.
Participa
ción en
clases.
Examen del primer parcial.


Sesión 17
28/10/09
Lección escrita en clases.
Continuación. Ejercicios con vistas a
prepararse para el examen.
Tarea:
Estudio para el examen del primer
parcial.


Revisión con los estudiantes del
examen.
Tarea: Lectura independiente del
texto , revisión de los temas tratados,
continuación.

Implicantes primos y esenciales:
Entradas dont care en el mapa.
Variable entrante al mapa VEM
Tarea: Ejercicios propuestos

Investigar
sobre los
implicantes
primos y
esenciales y
VEM
Investigar
sobre
agrupaciones
en el mapa
con VEM


Participa
ción en
clases .

Participa
ción en
clases .
Sesión 18
2/11/09

Agrupaciones en el mapa de
Karnaugh con variable entrante al
mapa VEM

Sesión 19
4/11/09

Problemas
de
aplicación
Minimización y diseño.
Tarea: Ejercicios propuestos.
Tiempo estimado No presencial:
de

.

Participa
ción en
clases .
Ejercicios de los temas tratados en
las últimas dos clases.
Ejemplos a desarrollar en clases.

Investigar
sobre los
circuitos
aritméticos.

Participa
ción en
clases .


Sesión 20
9/11/09


Sesión 21
11/11/09
Desarrollar la implementación
de circuitos digitales mas
complejos utilizando integrados
de mediana y gran escala que
cumplen una función especifica
dentro del funcionamiento
global del mismo
Unidad 4:Circuitos MSI y LSI y sus
aplicaciones



Investigar
sobre los
multiplexores.

Participa
ción en
clases .

Participa
ción en
clases .
Circuitos Aritméticos: Sumadores Y
restadores. Ejercicios.
Tarea: Realizar ejercicios propuestos
de clases
Sesión 22
16/11/09



Recoger EP(evaluativo)
Lección escrita.
Comparadores y multiplexores MUX.
Funcionamiento de los multiplexores

Sesión 23
18/11/09

Usando Mux para el diseño de
circuitos combinatoriales. Usando
mux con entradas en lógica Mixta.
Tarea: Realizar ejercicios propuestos
de clases

Investigar
sobre los
convertidores
de código.

Participa
ción en
clases .

Sesión 24
23/11/09

Convertidores
de
código.
Decodificadores. Funcionamiento de
los decodificadores

Investigar
sobre los
decodificador
es.

Participa
ción en
clases .
Sesión 25
25/11/09


Ejercicios en clases.
Usando decodificadores para el
diseño de circuitos combinatoriales.
Decodificadores con entrada de lógica
mixta
Tarea: Desarrollar E.P., para entregar
el día del examen final.
Prepararse para lección escrita clase
próxima.

Investigar
sobre
implementaci
ón de
circuitos
complejos.

Participa
ción en
clases .




Sesión 26
30/11/09
Lección escrita.
Utilización de los circuitos integrados
MSI y LSI para el diseño de circuitos
complejos.
Tarea: Estudiar lo visto en clases

Investigar
sobre
diagramas de
tiempo

Participa
ción en
clases .
Retardo de propagación. Diagramas
de tiempo
Ejercicios en clases.
Tarea: Desarrollo de E.P. Entregar día
del examen final (evaluativo)

Investigar
sobre
fundamentos
de la maquina
secuencial

Participa
ción en
clases .
Unidad 5:Fundamentos de la maquina
secuencial
 Fundamentos
de
la
maquina
secuencial. Distinción entre circuitos
combinatoriales y secuenciales
 Tarea: Desarrollo de E.P. (adicionar al
deber final)
 Estudio independiente con vistas a la
lección escrita próxima clase.

Investigar
sobre
memorias y
los flip-flop

Participa
ción en
clases
clases.

Investigar
sobre tipos de
slip flop

Participa
ción en
clases .


Sesión 27
2/12/09


Sesión 28
7/12/09
Sesión 29
9/12/09
Definir el funcionamiento de las
maquinas secuenciales que
utilizan integrados manejados
con señal de reloj para el
sincronismo del funcionamiento
del circuito




Lección escrita.
El concepto de memoria y de celda
binaria. Introducción a los flip flop.
Tarea: Desarrollo de E.P. (adicionar al
deber final)
Estudio independiente con vistas al
examen final.
Sesión 30
14/12/09




Sesión 31
16/12/09



Sesión 32
21/12/09
Tipos de Flip flop
Clase práctica.
Desarrollo de ejercicios varios con
vistas a prepararse para el examen
final.
Tarea: Estudio independiente con
vistas al examen final.

Clase práctica.
Desarrollo de ejercicios varios con
vistas a prepararse para el examen
final.
Tarea: Estudio independiente con
vistas al examen final.
Examen final

Participa
ción en
clases .

Participa
ción en
clases

6. METODOLOGÍA
 La resolución de problemas será compartida entre el profesor y el alumno, incluyendo sugerencias que orienten al estudiante y
conlleven al intercambio de opiniones con el fin de que el alumno pueda resolver los problemas por sí solo.
 Se enviarán tareas por unidad las cuales serán evaluadas el día de entrega de las mismas.
 Las tareas y trabajos que no sean entregadas en el día indicado serán receptadas, pero penalizadas con un 10% de la nota
total por cada día de clase de atraso en la entrega, teniendo como penalización máxima un 50%.
 Dentro de las sesiones se contemplan clases de repaso para atender los problemas suscitados con las tareas enviadas.
7. EVALUACIÓN
Se evaluarán dos notas por parcial: la una de actividades y la otra el examen. Las actividades por parcial estarán divididas en:
un trabajo, tres deberes y dos lecciones. El trabajo tendrá un valor de 10 puntos, los deberes tendrán una ponderación de 30 puntos
y las lecciones de 60 puntos, equivalentes a los 100 puntos de la nota de actividades. El examen será evaluado en base a 100
puntos. El promedio de estas dos notas nos dará como resultado la nota del parcial. Al final del semestre, el promedio de los dos
parciales deberá ser mínimo de 70 puntos para aprobar la materia.
Trabajos
10/10
Deberes
30/30
Lecciones
60/60
Nota de Actividades
100/100
Examen
100/100
Promedio
100/100
8. BIBLIOGRAFÍA
8.1. BÁSICA
 Texto: Análisis y diseño de circuitos lógicos digitales de Víctor Troy Prentice Hall
 Apuntes personales ( folleto)
 Engineering Approach to digital design por William Fletcher Prentice Hall
8.2. COMPLEMENTARIA
 Sistemas digitales principios y aplicaciones por Ronald Tocci 6 edición Prentice Hall
 Principios de diseño lógico digital Norman baladanian y Bradley Carlson CECSA
 Sistemas digitales de Morris Mano
9. DATOS DEL CATEDRÁTICO
NOMBRE:
TITULO DE PREGRADO:
TITULOS DE POSTGRADO:
E-Mail:
Marcos Tobar Moran
Ingeniero Eléctrico especialización Electrónica
maestrante del MSIG ESPOL – VI promoción, especialización e-commerce
[email protected]
_____________________________
Ing. Antonio Cevallos
Decano
______________________________
Ing. Marcos Tobar Moran
Profesor