Download Resumen de la reunión

Resumen de Reunión de Follow-up
Fecha: 15 de Diciembre de 2014.
Lugar: Skype
Participantes:
US-IMSE: Francisco Fernández y Elisenda Roca.
UPC: Diego Mateo y Antonio Rubio.
UAB: Montserrat Nafría.
Objetivo de la reunión
Realizar un seguimiento de las actividades realizadas desde la reunión de kick off en octubre
en el contexto del proyecto. Evaluar las desviaciones respecto la planificación inicial.
Los documentos indicados en el documento están disponibles en el Dropbox, en el directorio
de la tarea a la que hacen mención.
Resumen de la reunión
Aspectos organizativos
Se actualizará la tabla de temporización de proyecto con las personas que realmente estarán
involucradas en las distintas tareas, incluyendo sus correos electrónicos. Los responsables de
tareas podrán utilizar esta información para elaborar la ‘mailing list’ de la tarea
correspondiente. Ya existe una ‘mailing list’ con todas las direcciones de los responsables de
tareas.
En el Dropbox se abrirá una carpeta ‘Gestión’, en la que se subirá toda la información
relacionada con la propia gestión del proyecto.
Tras varios problemas de carácter técnico, la página web del proyecto está casi a punto de
poder ser utilizada. Cuando esté disponible, toda la información contenida en el Dropbox se
traspasará a la web.
Resumen de actividades clasificadas por tareas
Se describe brevemente las distintas actividades realizadas dentro de cada una de las tareas
previstas y su relación con los deliverables previstos. Se incluye un listado de los informes
técnicos internos y/o publicaciones ya aceptadas o en fase de revisión (disponibles en el
Dropbox). Se analizan posibles desviaciones temporales y las actividades previstas de manera
inmediata.
1
En cuanto a la temporización de las diferetes tareas, en general, si se considera el período real
de ejecución del proyecto (desde octubre 2014), no hay desviaciones remarcables. Si se
considera la fecha oficial de inicio de proyecto (enero de 2014), hay retrasos.
T1.1 Nanoscale characterization of the time-dependent variability in CMOS devices (UAB)
 Comparativa de las propiedades eléctricas en la nanoescala, tras estrés eléctrico BTI y CHC,
en muestras de referencia y con canal ‘strained’ (D111 y D112)
Proceedings del Congreso Trends in Nanotechnology (TNT). Octubre 2014
Abstracts de Conferencia de Dispositivos Electrónicos (CDE). Febrero 2015 (pendiente el
extended abstract)
Journal Vacuum Science and Technology B. En proceso de revisión.
 Estudio de las propiedades eléctricas de defectos estructurales en semiconductores III-V
(D113)
Abstract International Reliability Physics Symposium (IRPS). Abril 2015.
Abstract en INFOS. Junio 2015. En fase de preparación, deadline enero 2015
Actividades futuras previstas (relacionadas con D111 y D112). Análisis con AFM de MOSFETs
sin estresar, para analizar el RTN en la nanoescala. El análisis de sus dependencias con V y T
nos llevará a estudiar el BTI. Cuando estén disponibles, caracterización de FinFETs
proporcionados por IMEC (con quien se firmará un acuerdo de colaboración).
T1.2. Characterization and physical modeling of the time-dependent variability in advanced
CMOS devices, for circuit reliability simulation (UAB)
 Comparativa de la degradación por BTI en dispositivos sometidos a distintas condiciones de
annealing rápido (D121)
Solid State Electronics.
Abstracts de Conferencia de Dispositivos Electrónicos (CDE). Febrero 2015 (pendiente el
extended abstract)
 Desarrollo del Weighted Time Lag Method (WTL), para el análisis de señales RTN
(herramienta de análisis, transversal a todas las tareas del proyecto en que se requiera).
IEEE Electron Device Letters
 Estudio preliminar de la degradación CHC, en dispositivos bulk (D122)
Proyecto de fin de carrera en GEET (Julio 2014)
2
Actividades futuras previstas (relacionadas con D122 y D122). Análisis de la degradación por
CHC, modelado y link con BTI. Cuando estén disponibles, caracterización de FinFETs
proporcionados por IMEC (con quien se firmará un acuerdo de colaboración).
T1.3 Statistical characterization of the device aging (UAB+UPC+IMSE)

Reunión en Sevilla de todos los partners, en la que se definieron las características
principales del array.
Resumen de la reunión.

Se ha iniciado en diseño de la celda básica. (D131)
Report interno.
T1.4. Simulation of the device time-dependent variability: from the nanoscale properties to
device electrical performance (UAB+UPC)

Basado en resultados AFM, desarrollo de un simulador de estadístico de
topografía/corriente de stacks dieléctricos (D142)
Journal of Vacuum Science and Technology B. En proceso de revisión

Simulación, con ATLAS, de la variabilidad relacionada con la distribución espacial de
estados interficiales (en colaboración con Granada, miembro de NANOVAR). D142. En
paralelo, simulador ‘in-house’ que considera las distribuciones espaciales de trampas en el
transporte de carga.
Abstract en VARI (Octubre 2014)

UPC ha instalado ATLAS y está trabajando en Models for SEU effects in newer
technologies (D143), ejercitándose en SEU analisis y descripción de FINFET device (10nm).
Actividades futuras previstas (relacionadas con D142). Añadir la dimensión temporal en los
simuladores desarrollados, para analizar RTN y BTI.
T1.5. Statistical characterization and modeling of Resistive Switching devices (UAB+UPC)
Iniciada colaboración estable con IMB-CNM (Francesca Campabadal). IMB-CNM proporciona
las muestras y un sistema de caracterización ‘ad-hoc’ de RS. UAB proporciona AFM y circuito
‘ad-hoc’ para caracterización y método WTL para el análisis de datos. Puesto que CNM
proporciona las muestras, posiblemente no sea necesario fabricar nuevas muestras con el
proyecto (D153 y D155)

Desarrollo de una metodología para determinar la corriente RS, para el estado HRS.
Abstract en WoDim (Julio 2014)
3
Abstract en Conferencia de Dispositivos Electrónicos (pendiente el extended). Febrero
2015.

Diseño e implementación de un circuito para la caracterización del RS con elevada
resolución temporal.
Review of Scientific Instruments. En proceso de revisión
Abstract en ULIS (Enero 2014)

Estudio del efecto de la velocidad de la rampa utilizada para la lectura/escritura de la
memoria en sus parámetros característicos (D152)
Abstract en INFOS. Junio 2015. En fase de preparación, deadline enero 2015

Caracterización preliminar de spots RS con AFM
Abstract en INFOS. Junio 2015. En fase de preparación, deadline enero 2015

Análisis del RTN en dispositivos RS (D152)
Abstract en INFOS. Junio 2015. En fase de preparación, deadline enero 2015

Reunión UAB-UPC para determinar las líneas de trabajo a seguir para relacionar las tareas
T15 y T44.
Resumen de la reunión.
T1.6. Evaluation of the variability sources and preliminary characterization of graphene
based structures (UAB)

Estructuras GSL/high-k disponibles. GFETs a punto de finalizar (se han encontrado
problemas para su fabricación). D151 casi conseguido.
Actividades futuras previstas. Caracterización de las estructuras fabricadas.
T2.1. Development of SPICE models for the aging mechanisms +
T2.2. Implementation of an efficient TDV simulation methodology (UAB+IMSE)

Implementación software del modelo BTI mejorada (D211). Optimización de RELAB
prácticamente finalizada. (D221)

Introducción del modelo BTI en un simulador de sistema (en colaboración con KIT) (D211)
Abstract International Reliability Physics Symposium (IRPS). Abril 2015.
4
T2.3 Simulation and analysis of the device TDV impact in circuit building blocks
(UAB+IMSE+UPC)

Simulación de RTN en el sense amplifier de celdas SRAM
Abstract en VARI. Octubre 2014. Firmado por los 3 partners.
Participación en workshop de DATE.

Trabajando en D233.
T2.4. Experimental study of device TDV at circuit level (UAB+UPC+IMSE)

Por el momento, estreses RF a nivel de dispositivo. Estancia de M. Moras en IMSE.

Todavía no se ha comenzado con el resto de actividades en esta tarea. Se prevé hacerlo a
la vuelta de vacaciones de Navidad.
T3.5 Synthesis of digital systems reliability-aware of dynamic perturbations: redundant
architectures (UPC)

Relacionados con D352
Microelectronics Reliability
IEEE Tr. Nanotechnology
IEEE Tr. Computers

T4.1

Trabajando en una técnica de análisis automático de sensibilidad de nodos a SEU. (D351)
Sensors and Monitoring to deal with variability and aging (UPC)
Existe ya un sensor nuevo, sobre el que se ha estado trabajando últimamente, y que ya ha
sido implementado, medido e incluso con aceptación de publicación de este año que ya
agradece al TEC. Además, se está buscando un estudiante de proyecto para comenzar el
diseño de un nuevo sensor. La idea es comenzar en febrero.
IEEE Transactions on Instrumentacion & Measurement, "On-Chip Thermal Testing Using
MOSFETs in Weak Inversion", de Altet y Reverter.
T4.2 Adaptation and reconfiguration techniques against variability and aging in analog/RF
circuits (UPC-IMSE)

UPC. Se ha concertado un estudiante de TFG para comenzar a trabajar al finalizar los
exámenes de enero en el diseño de un LNA sobre el que se aplicaran técnicas de
autoajuste de prestaciones para mitigar variaciones tanto a t=0 como de envejecimiento.
Se parte de un trabajo anterior que estaba parado.
5
T4.3 Adaptation and reconfiguration techniques against variability and aging in digital
circuits (UPC)

T4.4
Se está trabajando en el diseño de un chip adaptativo. Actualmente el diseño RTL está
muy avanzado (se ha tenido que cambiar de tecnología después de la reunión de Sevilla, y
rehacer lo que ya estaba hecho). Una vez decidida la tecnología UMC65nm, se ha fijado el
número de pads del circuito (80). La previsión es comenzar la fase de diseño físico la
tercera semana de Enero. Se trabaja para tener el chip a punto para ser enviado el run
mini@sic UMC65nm del 13 d’Abril de 2015.
New Architectures based on Resistive Switching devices (UPC+UAB)
Reunión UPC+UAB, para definir las líneas de trabajo(ver resumen de la reunión). Se decide
trabajar en dos líneas:

Memorias. A cargo de tesis de Peyman, sobre fiabilidad de memorias con memristores en
presencia de variabilidad y envejecimiento.
IEEE Transactions on Circuits and Systems.
Participación en workshop de DATE

Lógica. Interesados en la implementación de LUT y threshold logic.
6