Download - Daniel R. Ramirez Rebollo

Laboratorio de Diseño de Sistemas
Lógicos Mr 00034 Grupo 1
Profesor Daniel R. Ramírez Rebollo
[email protected]
CEDETEC, primer piso
Clase: salón LE03
Campus Ciudad de México
División de Ingeniería y Arquitectura
Departamento de Mecatrónica
I.
Semestre Enero-Mayo 2017
OBJETIVO DEL CURSO
Realizar el análisis, diseño y construcción de sistemas lógicos (electrónicos, eléctricos,
neumáticos, hidráulicos y combinaciones de ellos), mediante la aplicación del álgebra
booleana y el uso de controles lógicos.
II.
PROGRAMA ANALÍTICO DEL CURSO
1
Introducción a los sistemas digitales
1.1
Funciones lógicas Básicas
1.2
Álgebra Booleana
1.3
Minimización por Mapas de Karnaugh
1.4
Familias de circuitos integrados digitales. Compuertas Universales.
2
Circuitos lógicos combinatorios
2.1
Conversores de código. Conversores BCD-7segmentos
2.2
Circuitos aritméticos. Sumadores y restadores.
2.3
Codificadores y decodificadores
2.4
Multiplexores y demultiplexores
3
Circuitos lógicos secuenciales
3.1
Latches, Flip-Flop’s.
3.2
Circuitos secuenciales síncronos. Máquinas de estados.
3.3
Contadores asíncronos y síncronos. Diseño con contadores.
3.4
Registros. Diseño con registros.
4
Memorias y dispositivos lógicos programables
4.1
Diseño con Memorias ROM.
4.2
Diseño con Memorias RAM.
Para conocer algunos otros detalles de esta materia, favor de visitar la página de la
vicerrectoría académica ubicada en el URL:
http://www.sistema.itesm.mx/va/profesional.htm.
III.
PROGRAMA GENERAL DE ACTIVIDADES DEL CURSO
Sesión
Fecha
Enero
1
10
2
17
3
24
4
31
Febrero
5
7
6
14
7
21
8
28
Marzo
9
7
10
14
11
21
12
28
Abril
13
11
14
15
18
25
Temas
Actividades en
clase
TEMA 0. Introducción al curso: Encuadre,
presentación, políticas del curso, objetivos generales,
contenido, formas de trabajo. Plática de usos y
cuidados del material de laboratorio.
1 Introducción a los sistemas digitales
1.1
Funciones lógicas Básicas
1.2
Álgebra Booleana
1.2
Álgebra Booleana
Exposición del
profesor
1.3
1.4
Minimización por Mapas de Karnaugh
Familias de circuitos integrados digitales.
Compuertas Universales.
2 Circuitos lógicos combinacionales
2.1
Convertidores de código. Convertidores
BCD-7segmentos
2.2
Convertidores de código. Convertidores
BCD-7segmentos
2.3
Circuitos aritméticos. Sumadores y
restadores.
Práctica 4
2.4
Codificadores y decodificadores
2.5
Multiplexores y demultiplexores
3 Circuitos lógicos secuenciales
3.1
Latches, Flip-Flop’s.
3.2
Circuitos secuenciales síncronos. Máquinas
de estados.
3.3
Contadores asíncronos y síncronos. Diseño
con contadores.
3.4
Registros. Diseño con registros.
3.5
Contadores asíncronos y síncronos. Diseño
con contadores.
3.6
Registros. Diseño con registros.
Práctica 7
4 Memorias y dispositivos lógicos programables
4.1
Diseño con Memorias ROM.
4.2
Diseño con Memorias RAM.
Proyecto Final
Práctica 1
Práctica 2
Práctica 3
Práctica 5
Práctica 5
(continuación)
Práctica 6
Práctica 8
Práctica 9
Práctica 9
(continuación)
Proyecto Final
Entrega
de
proyecto
IV.
EVALUACION DEL CURSO
Evaluaciones parciales(1)
Actividad
Porcentaje
Actividades previas
20%
Pre-reportes
20%
Reportes escritos
30%
Actividades presenciales
30%
Evaluación final
Actividad
Porcentaje
Evaluaciones parciales 75% (25% c/u)
Proyecto Final
25%
(1) Primer
parcial: Prácticas 1,2 y 3
Segundo parcial: Prácticas 4,5 y 6
Tercer parcial: Prácticas 7,8 y 9
V.
POLÍTICAS GENERALES
1. Cuando a juicio del profesor, el alumno cometa alguna indisciplina mayor o grave,
en el aula, ésta deberá ser reportada al Director de Departamento y de Carrera
correspondiente para su solución.
2. Vestir adecuadamente, no tomar bebidas ni alimentos.
3. Los alumnos deberán mantener una actitud de respeto hacia el maestro y el resto de
los alumnos en el laboratorio.
4. Debe evitarse el mal trato a las sillas, cuando algún profesor desee moverlas deberá
dejarlas en la posición regular al finalizar su clase.
5. La calificación mínima aprobatoria es de 70/100.
6. La asistencia al curso es obligatoria, debiendo tener un mínimo de 88% de
asistencias para tener derecho al examen final (consultar el Reglamento Académico,
http://www.rsmx.itesm.mx/archivos/regpro/reglamentos.html
7. Al alumno que llegue después de 5 minutos de la hora establecida como inicio de
clase, no se le permitirá la entrada al salón de clase y tendrá falta de asistencia.
8. Ninguna falta de asistencia es justificable.
9. Si un alumno es expulsado del salón de clase por su profesor, tendrá falta en esa
sesión.
10. Queda estrictamente prohibido presentar pre-reportes, reportes, simulaciones o
proyectos publicados en la rémora (www.laremora.com) o en alguna página afín.
11. La deshonestidad académica está penalizada. Con el fin de no permitir que haya
copia o plagio de obras, el Tecnológico de Monterrey estipula en el Artículo 63 del
Reglamento Académico las sanciones a que es merecedor un alumno al incurrir una
falta de este tipo. Éstas pueden ser asignar una calificación de 10 en una actividad
determinada, 10 en un examen parcial o final, y la separación del Instituto. El
profesor se compromete a hacer valer esta regla para beneficio de la clase en su
conjunto. (Consultar el Reglamento Académico en su artículo 63 sobre
deshonestidad académica para conocer las variantes, en la liga siguiente
http://www.rsmx.itesm.mx/archivos/regpro/reglamentos.html).
12. No se permite el uso de teléfonos celulares dentro de la clase. El profesor puede
sacar al alumno de clase, poniéndole falta en esa sesión (consultar el Reglamento
General de Alumnos en la liga http://www.itesm.mx/dae/rga/).
VI.
LIBROS DE CONSULTA Y SOFTWARE DE APOYO

Ronald J. Tocci & Neal Weadmer. Digital Systems: Principles and applications.,
Prentice Hall, Septima edición, 1997.

Victor P.Nelson, H. Troy Nagle, Bill D. Carroll y J. David, Análisis y diseño de
circuitos lógicos digitales, Prentice Hall.

C. H. ROTH, Fundamental of Logic Design, 4th. Edition,Brooks/Cole Publishing,
(Acompañado de "Software" LOGICAID).

MANO Morris, Lógica digital y diseño de computadoras, Prentice-Hall.

Circuit Maker, versión estudiantil.
VII.
ASESORÍAS
CEDETEC, primer piso: hacer cita con el profesor ya sea vía correo electrónico o
en la sesión de laboratorio. No se recibirán alumnos para asesoría fuera de los
horarios .
Fecha de última revisión: 10 de enero de 2007