Download Document
Document related concepts
no text concepts found
Transcript
Diodo MOSFET ID Pequeña señal ID rD= 1 gm VD 1/rD = g m V D = VGS V T V T + VOV Entrada: Corriente, ID Salida: Tensión, VGS rD Espejo de Corriente entrada salida I1 A iI1λ I2 I2 A iI1 M1 M2 + VO M2 ohm. − M2 en saturación V OV I2 = W 2 /L 2 W 1 /L 1 V OV +V T I 1 = A iI1 si L 1 = L 2 = L A i= VO W2 W1 I2 ro = rds2 = 1 λI2 Espejo CASCODO entrada I1 M3 M1 salida I2 M4 M2 I2 M4 en Ohmica, M2, M4 ohm. M2 en Saturación V OV 2 ro ≈ gm4rds4rds2 ≈ gmrds M2, M4 en Saturación VO V T +2V OV Espejo CASCODO de baja tensión entrada I1 M3 M1 salida VC I2 I2 M4 M2 M2 M2, sat. M4 M4 ohm. ohm. V OV M2, M4 en Saturación VO 2VOV V C = V T + 2VOV - Mayor rango de salida (+VT ) - Peor ro Amplificador INVERSOR Vdd V GS2 M2 vo vi C gd1 vo ID M1 M1 vi vo vi C gs1 V GS1 Baja frecuencia Zi → ∞ ro = rds1|| rds2 = I (λ 1+λ ) D 1 2 AV = −gm1ro g m1 v i r ds1 r ds2 CL Amplificador INVERSOR Respuesta en frecuencia Polo : roCgd1s − gm1ro vo H(s) = = vi 1 + ro(CL +Cgd1)s Cero : s ≈ r−1 oC L m1 s = +g Cgd1 Diagrama de Bode dB(Av) Lugar de las raíces GBW Polo Cero ωp ωz log(ω ) ϕ −180º −270º margen de fase −360º Ci = Cgs1 + (1 − AV )Cgd1 (e f ecto Miller) gm GBW = |Av||ω p| = CL Amplificador CASCODO ID vo vo io M2 VC −gm2 vs2 vi vi rds2 vs2 io M1 Baja frecuencia ro ≈ gm2 rds2 rds1 AV ≈ −gm1ro = −gm1 gm2 rds1 rds2 g m1 v i rds1 ro muy grande -> fuente de corriente ganancia grande ∼ 104 Amplificador CASCODO Amplificador de alta ganancia Efecto Miller Vdd V BP M3 vo ID V CP M4 C gd1 vo V CN M2 V CN M2 vi vi v d1 M1 M1 C gs1 Efecto Miller reducido: m1 ≈ −1 AV 1 = vd1 = −gm1ri2 = −g gm2 i v Cin = Cgs1 + (1 − AV 1)Cgd1 = Cgs1 + 2Cgd1 ≈ Cgs1 Amplificador CASCODO PLEGADO Vdd I D2 +I D1 M2 V CP vo vi M1 ID2 6= ID1 , se puede hacer gm2 > gm1 Mayor consumo de corriente Mejor polarización (VDS1 grande). Mayor rango de salida I D2 PAR DIFERENCIAL bipolar I1 I EE I2 I2 V B1 Q1 Q2 I1 V B2 VEE I EE 2%IEE −100mV VB2 −VEE I2 = IS exp V I1 = IS exp VB1V−VEE T T IEE = I1 + I2 VDIF = VB1 −VB2 → +100mV IEE I1 = 1+exp(V DIF /VT ) exp(V /V ) DIF T I2 = IEE 1+exp(V DIF /VT ) VDIF I1 − I2 = IEE tanh 2V T V B1 −VB2 PAR DIFERENCIAL con FETs I SS I1 I2 V G1 I2 I1 V G2 V SS I SS V G1 −VG2 − 2V ov I1 = β2 (VG1 −VSS −VT H )2 ISS I = 1 2 + 2V ov r ! 2 2 VDIF VDIF 1 − + 2Vov 2Vov β 2 ! r I2 = 2 (VG2 −VSS −VT H ) 2 2 → ISS −VDIF VDIF 1 − + I = 2 2 2Vov 2Vov ISS = I1 + I2 r 2 VDIF = VG1 −VG2 V V DIF I1 − I2 = ISS VDIF 1 − 2V ov ov p Vov : Tensión de overdrive cuando VG1 = VG2 , I1 = I2 : VOV = ISS /β Par Diferencial. Transconductor. Distorsión Vdd M3 M4 I Espejo de corriente I 1 −I 2 VDIF = Amp sen(ωt) SS Amp I 1 −I2 I1 V I+ M1 − 2V ov I2 M2 + 2V ov V I− −I SS I SS VDIF THD 1 Vov −28 dB 0.75 Vov −34 dB 0.5 Vov −41 dB 0.25 Vov −54 dB 0.125 Vov −67 dB Amplificador Diferencial Vdd M3 M4 Espejo de corriente Circuito equivalente para modo diferencial V I+ VO I2 M1 M2 M3 r ds4 || rds2 I 1 −I2 I1 Circuito equivalente para modo común V I− vo v dif vo v cm M1 M1 2 rds5 V BN M5 I SS AV,DIF = gm1(rds4|| rds2) −1/g AV,CM ≈ 2 r m3 = 2 g −1r m3 ds5 ds5 (∼ 102) (∼ 10−2) AV,DIF CMRR = AV,CM (∼ 104) Amplificador Diferencial Rangos de entrada y de salida (todos los transistores en saturación) VO Vdd M3 Vdd M4 V TN M1 ohm. Vdd |VTP | +|VOV | |VTP | Rango de +|VOV | entrada en VO V OV M4 ohm. Rango de salida modo común V I+ M1 V BN M2 V I− V CMI −VTN V CMI V TN +2VOV M5 Vss M2 ohm. M5 ohm. M1 corte Vss V DIF Amplificador Operacional OTA-Miller Primera etapa Segunda etapa Vdd M3 M4 M6 − Dos etapas: Amplificador diferencial + inversor CL V I− M1 M2 V I+ VO CC − Condensador de compensación C C − Mejora la estabilidad (Margen de fase) − Reduce el ancho de banda − Su valor se ve multiplicado por el efecto Miller V BN Vss M5 M7 − Resistencia de salida alta => sólo cargas capacitivas Amplificador Operacional OTA-Miller Ganancia 1ª etapa: AV 1 = gm1 (rds2|| rds4) Ganancia 2ª etapa: AV 2 = gm6 (rds6|| rds7) Vdd M3 M4 M6 CL V I− M1 V BN Vss M2 M5 V I+ VO CC AV = gm1gm6 (rds2|| rds4) (rds6|| rds7) Polo dominante. CMiller ≈ AV 2CC ω p1 = (r 1 ds2 || rds4 )AV 2CC ω p1 = Agm1 V CC M7 Producto Ganancia × Ancho de Banda GBW = AV ω p1 = gCm1 C Amplificador Operacional OTA-Miller ω p1 dB(Av) g Segundo polo: ω p2 ≈ Cm6 L g Cero en semiplano positivo: ωz = Cm6 C GBW 0 dB Margen de fase: GBW MF = 90o − arctan GBW ω p2 − arctan ωz g C MF = 90o − arctan g m1CL − arctan ggm1 m6 C log(ω ) 0º m6 −90º Margen de Fase −180º C 1 queda: si CC = 51 y ggm1 = 10 L m6 MF = 90o − 26,6o − 5,7o = 57,7o −270º ω p2 ω z Amplificador Operacional OTA-Miller ➯ Cero en semiplano positivo, ωz ✔ Nos obliga a mantener gm6 ≫ gm1 para obtener un margen de fase aceptable ✔ Esto puede no ser deseable por otros motivos (ruido) ➯ Solución: Resistencia en serie con CC M6 1ª etapa RZ CC M7 ωz = −1 1 CC RZ − g m6 si RZ = g1 entonces el cero desaparece: ωz → ∞ m6 Amplificador Operacional OTA-Miller ➯ Slew Rate limitado ✔ Tensión de entrada diferencial grande: M1 o M2 en corte ✔ Rampas de tensión en la salida Rampa de bajada Rampa de subida Vdd M4 en óhmica M2 en corte CC I6 Vdd M6 en corte M4 en corte VO M2 en óhmica CL I5 CC M6 CC VO VO I5 CL integrador I 6 o = SRDN = dV CL +CC dt I o = 5 SRUP = dV CC dt Diseño de un A. O. OTA-Miller ➯ Especificaciones de partida Capacidad de carga máxima, CL Producto GBW mínimo Slew Rate mínimo Ganancia en DC, AV , mínima 1. Elegimos gm6 = 10 gm1 y CC = 0,2CL para tener un buen margen de fase. 2. gm1 = GBW CC , gm6 = 10 gm1 3. Elegimos una tensión de overdrive, VOV , y obtenemos las corrientes I5 e I6 : ID = gmVOV /2 4. Obtenemos otras corrientes a partir del Slew Rate: I5 = SRUPCC , I6 = SRDN (CL +CC ) 5. Hemos de elegir las corrientes más grandes para cubrir simultaneamente las especificaciones de GBW y SR 6. De las corrientes y VOV obtenemos W /L para todos los transistores 7. Probamos con distintos valores de L hasta obtener una ganancia en DC, AV , suficientemente grande A. O. OTA-Miller. RUIDO - Sólo ruido térmico (ruido blanco) - Consideramos que todo el ruido se genera en la primera etapa M3 in3 M4 in4 ino M1 in1 M2 in2 M5 i2n1 = i2n2 = 4KT γN gm1 , i2n3 = i2n4 = 4KT γPgm3 El ruido del transistor M5 está en modo cumún y se cancela en la salida. Queda: i2no = i2n1 + i2n2 + i2n3 + i2n4 = 4KT (2gm1γN + 2gm3γP) Si VOV 1 = VOV 3, entonces gm1 = gm3. El ruido equivalente en la entrada es: i2no 8KT (γN +γP) 2 vnieq = 2 = gm1 gm1 A. O. OTA-Miller. RUIDO ➯ Para reducir el ruido equivalente en la entrada es necesario que gm1 sea grande ➯ Pero gm1 ≪ gm6 por cuestión de estabilidad (margen de fase). Esto implica que gm6 ha de ser muy grande, lo que supone un ancho de banda excesivo y un gran consumo de potencia ✔ Compensando el cero del semiplano positivo y aumentando CC /CL se puede hacer gm1 grande sin comprometer la estabilidad ➯ Para reducir el ruido flicker el área de puerta de los transistores de la primera etapa debe ser grande. Pero en esta etapa las corrientes son pequeñas y no se necesitan transistores grandes. ✔ En la primera etapa se puede usar una longitud de canal, L, mayor que en la segunda. Esto además aumenta la ganancia en DC A. O. Cascodo Plegado Vdd V BP M3 M10 IB M11 M8 V CP V i+ M1 M2 M9 V i− M6 V CN I B /2 VO I B /2 I B /2 M7 I B /2 CL IB V BN Vss M4 IB M5 ➯ Una sóla etapa ➯ Estable para cualquier valor de CL ✔ No necesita condensador de compensación ➯ Gran rango de entrada en modo común ✔ Incluye VSS ➯ Bajo ruido (gm1 grande) ➯ Zo muy alta => sólo cargas capacitivas ➯ Mayor consumo de corriente ➯ Menor rango de salida. (problema si Vdd pequeña) A. O. Cascodo Plegado Vdd Vdd V BP M3 M10 M11 |VTP | +2VOV M8 V CP V i+ M1 M2 M9 Vss M3 ohm. salida VO Rango de M6 M7 entrada en Vss V BN 2VOV M9, M11 ohm. Rango de V i− V CN M1 corte M4 V OV modo común |VTP | M5 M1, M4 ohm. 2VOV M5. M7 ohm. A. O. Cascodo Plegado Vdd V BP M3 M10 IB M11 M8 V CP V i+ M1 M2 M9 I B /2 I B /2 V i− M6 V CN I B /2 VO ro ≈ [(rds2|| rds5) gm7 rds7] || (rds11 gm9 rds9) M7 I B /2 CL IB V BN Vss M4 IB M5 Parámetros del A. O. AV = gm1ro GBW = gCm1 L SR = CIB L Polarización del Cascodo Plegado Vdd Vdd W/L W/4L I ref I ref I ref I ref I ref V BP V CN V CP V BN I ref W/4L Vss Vss VBP = V dd − |VT P| − |VOV | VBN = V ss +VT N +VOV VCP = V dd − |VT P| − 2|VOV | VCN = V ss +VT N + 2VOV W/L A. O. totalmente diferenciales - Los bloques digitales generan pulsos de corriente en la alimentación - La impedancia de los hilos de conexión convierte los pulsos en ruido en las alimentaciones internas del chip Vdd capacidades parásitas Vo L Hilos de conexión al chip Idd Vo Vin Vss Chip R Vdd Vdd Vdd Analog. Digital Vss Vss Vin Iss Vss - El ruido en Vss se suma a las señales de entrada - El ruido (Vdd-Vss) se puede colar si los bloques analógicos tienen un PSRR malo - Para las señales diferenciales el ruido de la alimentación está en modo común y se rechaza A. O. totalmente diferenciales - Salida diferencial (VO+ −VO−) = AV (VI+ −VI−) A. O. totalmente diferencial V i+ V o− V i− V o+ V dd VO+ +VO− = VOCM = cte ≈ 2 2 Integrador totalmente diferencial - Problema: mantener constante VOCM para tener un buen CMRR y rango de salida A. O. totalmente diferenciales Núcleo del A. O. V o− Amplificador de error V i+ Red de cmfb V i− Circuito de control del modo común V OCM Promediado Vdd/2 V o+ - Red de promediado: Calcula VOCM a partir de VO+ y VO− - Amplificador de error: Actúa sobre el núcleo para corregir las diferencias entre VOCM y V dd/2 A. O. totalmente diferenciales Redes de promediado V OCM C Vdd V o− V o− R C R V o+ R V o+ φ1 R φ1 C V o− V o+ φ1 C V OCM V OCM φ2 Vss φ2 φ2 Vdd/2 Vbias − Carga sólo capacitiva − Lineal − Carga mínima − Lineal − Rango de salida amplio − No muy lineal − Rango de salida amplio − Supone carga resistiva − Rango de entrada limitado − Desplazamiento de DC controlado − Desplazamiento de DC en V OCM − Necesita una señal de reloj − Reducción de ganancia A. O. totalmente diferenciales OTA MIller NUCLEO A. O. CONTROL del MODO COMUN +Vdd M7 V BP M9 M5 M12 Promediado R R V o+ V i+ M1 M2 CC M6 V OCM M10 M11 M13 M14 V o− V i− CC M3 cmfb M4 M8 −Vss - R > rds , de lo contrario hay una disminución importante de ganancia - Amp. de error con poca ganancia (estabilidad modo común) A. O. totalmente diferenciales Estabilidad del modo común Circuito equivalente del modo común en lazo abierto Red de promediado más estable C C gs10 V o+ R/2 CC M10 R cmfb cmfb M4 M8 1/g m13 V OCM R V o− C - R/2 y Cgs10 introducen un polo que compromete la estabilidad (ω p = RC2 gs10 ) - Unos condensadores en paralelo con las resistencias compensan el polo con un cero A. O. totalmente diferenciales Cascodo plegado Núcleo A. O. +Vdd M10 M3 V BP V o+ M11 M8 Control del modo común M9 V CP V i+ M1 M2 φ1 C V i− M6 C M7 V CN φ1 C C φ1 φ2 φ2 φ2 cmfb M4 M5 −Vss - No se necesita amplificador de error (entrada cmfb inversora) - Realimentación del modo común estable V o− V BN Transconductores Transconductor simple Mayor rango de entrada en modo común Vdd MOSFET en lugar de resistencia Vdd Vdd I o− I o− I o+ V i+ M1 I o− V i− M2 R R V i+ I o+ M1 M2 Vss V i− V i− cmfb Vss cmfb Gm V i− V i+ 2R cmfb V i+ I o+ Gm Vss R=0 I o− 1 Gm = cmfb R+ I o+ V DIF 1 g m1 Rango de entrada - Las resistencias de fuente mejoran la linealidad y el rango dinámico a costa de reducir Gm Transconductores. Ejemplos de circuitos Resistencia Integrador Autoinducción control del modo común control del modo común Gm2 Gm Vi Gm Vo C 1 Gm H(s) = C Gm1 C Gm Cs L= C Gm1 Gm2 C Transconductores. Ejemplo: Filtro Biquad control del modo común control del modo común realimentación Gm3 Vi Gm2 Gm1 C1 C1 Gm4 C2 C2 resistencia integrador integrador con pérdidas H(s) = Gm1 K= Gm3 ω0 = s K s2 + 1 s + 1 ωo2 Q ω0 Gm2 Gm3 C1C2 Q= s C2 Gm2 Gm3 C1 G2m4 Vo Transconductores. Comentarios ➯ Circuitos simples sin realimentación ✔ Anchos de banda grandes ✔ Distorsión ➯ Rango dinámico pequeño (no muy problemático para V dd pequeña) ➯ Necesitan sintonía para compensar las variaciones del proceso de fabricación. ✔ Gm depende de la corriente de polarización del transconductor Interruptores analógicos CLK n vs is CLK estado 0 OFF 8 El transistor MOSFET como interruptor Vdd ON r on r on = VS g on = Kp vs is = r g on r on transistor en óhmica transistor en corte 1 g on V THN W (Vdd−VS −VTHN ) L 0 p vs CLK estado 0 ON Vdd OFF r g on r on r on transistor en corte 8 is CLK VS r on = g on = Kp vs is = Vdd 1 g on transistor en óhmica V THP W (V S −|V THP |) L 0 - No conducen para VS grandes (canal N) o pequeñas (canal P) VS Vdd VS Interruptores analógicos El interruptor CMOS n p CLK CLK estado r 0 Vdd OFF 8 CLK Vdd 0 ON r on g on r on is vs CLK VS r max g on = g onN + g onP r on = 1 g on V THP 0 - Conducción para todas las señales entre 0 y V dd - Resistencia dependiente de VS. Distorsión V THN Vdd VS Interruptores analógicos - Los interruptores CMOS no son siempre necesarios Conexión a tierra (Vss) o nodos de tensión baja Conexión entre nodos flotantes Conexión a alimentación (Vdd) o nodos de tensión alta EN nodo nodo Vdd Vdd n EN Vss n Vss sólo MOSFET−N EN nodo p nodo1 nodo2 nodo2 p nodo sólo MOSFET−P nodo1 Interruptor CMOS EN Interruptores analógicos. Distorsión - La resistencia del interruptor depende de la tensión y esto puede producir distorsión. - Ejemplos de circuitos con interruptores (PGAs) MAL BIEN Vi R1 S1 R2 S2 R3 S3 R4 S2 R3 S1 R2 ¡MUY MAL! R4 S3 R3 S2 R2 S1 R4 S3 Vo Vi R1 Vi R1 Vo − No circula corriente por los interruptores − Sin error de ganancia − Lineal − Las resistencias de los interruptores se suman a las de realimentación − Error en la ganancia − Uno de los lados de los interruptores tiene una tensión constante => ron = cte (lineal) Vo − Error en la ganancia − Ningún lado del interruptor a tensión contante => r on variable − DISTORSIÓN Interruptores analógicos. Inyección de carga - Interruptor en serie con un condensador (circuitos SC: capacidades conmutadas) V G = Vdd S D CLK Q=C VS ox ·W·L·(Vdd −V −V ) TH S CL VG : S D ~Q/2 ~Q/2 Error en el voltaje de CL : ∆VC ≈ 12 CoxCW ·L (V dd −VT H −VS) L El error depende de VS => Distorsión Interruptores analógicos. Inyección de carga Recomendaciones para reducir el efecto de la inyección de carga: ➯ Usar transistores con L mínima ✔ El transistor nunca opera en saturación y su valor de λ no importa ➯ Aumentar el valor de CL ✔ Implica mayor área de chip y mayor consumo de potencia ➯ Usar señales diferenciales ✔ ∆VC puede ser una señal en modo común ➯ Añadir un interruptor Dummy con el reloj complementado para absorber la carga inyectada CLK CLK Dummy W/L VS (W/2)/L CL Comparadores Comparadores Asíncronos ➯ No tienen señal de reloj ➯ Amplificador Operacional en lazo abierto sin condensador de compensación ➯ Retardos de propagación relativamente grandes Comparadores Regenerativos ➯ Síncronos: tienen una señal de reloj ➯ Latch: Realimentación positiva. Ganancia en DC infinita ➯ Muy rápidos Comparadores regenerativos φ1 Esquema simplificado φ1 nodo X V i+ V i− VX φ2 nodo Y Regen. φ2 φ2 φ1 Track T REG VX Vdd V XY0 dato válido VY VY Vss instante de muestreo - Dos fases: Tracking y Regeneración - Durante la fase de tracking las capacidades parásitas de los nodos X e Y se cargan hasta alcanzar las tensiones de la entrada - Durante la regeneración el circuito es un latch con una fuerte realimentación positiva. La tensión VX − VY se amplifica exponencialmente - Al final de la fase de regeneración VX y VY tienen tensiones digitales (Vdd o Vss) Comparadores regenerativos −AV Suponiendo que los inversores del latch tienen un único polo: H(s) = 1+s/ ω VY + ωsp VY = −AV VX p 1 dVY +V = −A V Y V X ω p dt → Para el otro inversor tenemos 1 dVX +V = −A V X V Y ω p dt Restando las dos ecuaciones diferenciales obtenemos 1 dVXY = (A − 1)V V XY ω p dt donde VXY = VX −VY . La solución de esta ecuación diferencial es una exponencial: VXY = VXY 0 exp (AV − 1) ω pt ≈ VXY 0 exp [GBW · t] Comparadores regenerativos METAESTABILIDAD - El latch no termina de amplificar la tensión inicial VXY 0 hasta V dd si: VXY 0 ≤ V dd exp (−GBW TREG) cuando esto sucede tenemos un fallo por metaestabilidad - Suponiendo −VIMAX < VXY 0 < +VIMAX y una densidad de probabilidad uniforme para VXY 0, podemos estimar el tiempo medio entre fallos: MT BF = exp(GBW TREG ) V dd f CLK V IMAX Ejemplo: GBW = 1 GHz , VIMAX = V dd fCLK (MHz) 50 100 200 TREG (ns) 10 5 2,5 MTBF (s) 3,9 · 1019 (1,2 · 1012 años, 80× edad Universo) 440 · 103 (5 días) 33 · 10−3 (30 fallos / s) Comparadores regenerativos Vdd Preamp LATCH Buffer CLK CLK n p OUT n OUT p V i+ CLK V i− CLK Vss - Preamp: Aislamiento de la entrada. Ganancia pequeña. Ancho de banda grande - Buffer: Minimiza la carga capacitiva en el latch Circuitos de polarización Referencia de corriente de tensión umbral Vdd I I D (VGS ),M1 I ref I ref I ref I ref V GS R M1 I ref R Vss V THN V THN +V OV1 V GS V +VOV 1 Ire f = T HN R - Corriente poco dependiente de V dd - VT H , KP (VOV ) y R tienen variaciones de proceso grandes y dependen de la temperatura Circuitos de polarización Referencia de corriente de tensión de overdrive Vdd x4 I ref VOV 4 Iref R V TH + VOV V TH + 2VOV Vss V Ire f = OV R - Corriente independiente de VT H Circuitos de polarización Referencia de corriente proporcional a la temperatura absoluta (PTAT) Vdd I ref I ref V GS R V BE1 − VBE2 Q1 Vss Q2 = N x Q1 BE2 = Ire f = VBE1−V R VT ln(N) K ln(N) = T R qR VBE1 −VBE2 : decenas de mV => Es necesario un buen matching entre transistores ( 200 µ V de ∆VGS ≡ 1ºC de error para N = 10) Circuitos de polarización Referencia de tensión BAND-GAP Vdd Vdd I ref I I ref PTAT I ref V ref R V ref VR R1 R2 Q2 = N x Q1 V BE Vss Q1 Vss ∂ Vre f ∂ VBE ∂ VR ∂ VBE ∂ VR , ; < 0 > 0 = + ∂T = 0 ∂T ∂T ∂T ∂T R2 Vre f = VBE +VT ln(N) R1 ∂ VBE ∂ VT R2 ≈ 23 => V µ V /K ; µ V /K => ln(N) ≈ −2000 = +86,6 re f ≈ 1,25V R1 ∂T ∂T Circuitos de polarización Referencia de tensión BAND-GAP ➯ La tensión de salida no depende del valor absoluto de las resistencias, sino de su cociente R2/R1 ✔ R2 y R1 deben construirse con el mismo material para que tengan un buen matching ➯ La tensión obtenida coincide con el ancho del gap del silicio en eV ➯ La primera derivada de Vre f (T ) es nula para T0 => máximo o mínimo local: Vre f (T ) ≈ Vre f 0 + α2(T − T0)2 ➯ El buen matching de los transistores y λ pequeño son fundamentales ✔ ∆VGS < 1 mV => Area de puerta muy grande ✔ Usar espejos de tipo cascodo Circuitos digitales (en entornos analógicos) NOT (inversor) NAND (n=2) Vdd NOR (n=2) Vdd 3W/L 3W/L 6W/L A Vddd Vdda Vdd Vdd Vdd B 3W/L B In Z 6W/L Out I Z Analogico Digital Z Vss Vsus Vss Z I 2W/L Out W/L 2W/L W/L A Vss Vss Vss Vsus Vsus Vsus n W/L Out Vssa Vssd n - Transistores con L mínima. Reducción de capacidad parásita - NAND mejor que NOR (canal N en serie, canal P en paralelo) - n ≤ 4 . Conectar en cascada para n grandes - Alimentaciones y tierras separadas. Ruido sólo en Vdd digital Circuitos digitales Multiplexor 2 a 1 (6 T) Puerta XOR (10 T) Puerta XOR (12 T) Vdd S n A0 A0 S C A Out 1 C 0 1 A B Out B n A1 B 0 p A1 A A A B B p S Vss - Los interruptores analógicos también son útiles para la lógica digital Circuitos digitales Flip−Flop dinámico (10 T) Flip−Flop D maestro−esclavo (18 T) Vdd Q 1 CLK 1 CLK Q D 0 0 D Q CLK CLK Vss - El flip-flop dinámico requiere una frecuencia de reloj mínima - Para el flip-flop estático es muy adecuado un reloj de fases no solapadas CLK Circuitos digitales Generación de reloj de fases no solapadas φ1 φ1 Inversor lento Vdd φ1 CLK S φ2 S In Out φ1 S φ2 S φ2 φ2 Vss todos inactivos